JPS61154331A - デ−タ変換器 - Google Patents
デ−タ変換器Info
- Publication number
- JPS61154331A JPS61154331A JP59277366A JP27736684A JPS61154331A JP S61154331 A JPS61154331 A JP S61154331A JP 59277366 A JP59277366 A JP 59277366A JP 27736684 A JP27736684 A JP 27736684A JP S61154331 A JPS61154331 A JP S61154331A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- converting
- error
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータ通信においてデータを誤りや改ざんから
保護するためのデータ変換器に関する。
保護するためのデータ変換器に関する。
（従来技術とその問題点）
パケットデータ通信では、受信側でパケットに誤りが検
出された場合には、該パケットを捨てて再送要求を出す
方式が多い。この場合誤り検出符号が用いられる。とこ
ろで暗号化が用いられている場合には、暗号化の前に誤
り検出符号化を行えば、第３者によるデータの改ざんか
らデータを守れることが従来から知られている。
出された場合には、該パケットを捨てて再送要求を出す
方式が多い。この場合誤り検出符号が用いられる。とこ
ろで暗号化が用いられている場合には、暗号化の前に誤
り検出符号化を行えば、第３者によるデータの改ざんか
らデータを守れることが従来から知られている。
しかし、暗号と組み合わせても誤り検出符号化は暗号が
ない場合に比較して簡単にならない。
ない場合に比較して簡単にならない。
（発明の目的）
本発明の目的は、上記欠点を取り除いたデータ変換器を
提供することにある。
提供することにある。
（発明の構成）
本発明によれば、入力データの最新のＮ個を記憶する第
１の記憶手段と、変換手段出力の最新のＭ個を記憶する
第２の記憶手段と、前記第１及び第２の記憶手段の記憶
内容に依存して前記入力データを変換する変換手段とか
ら構成されることを特徴とするデータ変換器が得られる
。
１の記憶手段と、変換手段出力の最新のＭ個を記憶する
第２の記憶手段と、前記第１及び第２の記憶手段の記憶
内容に依存して前記入力データを変換する変換手段とか
ら構成されることを特徴とするデータ変換器が得られる
。
また本発明によれば、パケット用データの一部に冗長な
ディジット系列を付加して出力するディジット系列付加
手段と、前記ディジット系列付加手段の出力のうち最新
のＮ個を記憶する第１の記憶手段と、変換手段出力の最
新のＭ個を記憶する第２の記憶手段と、前記第１及び第
２の記憶手段の記憶内容に依存して前記ディジット系列
付加手段の出力ディジットを変換する変換手段とから構
成されることを特徴とするデーター変換器が得られる。
ディジット系列を付加して出力するディジット系列付加
手段と、前記ディジット系列付加手段の出力のうち最新
のＮ個を記憶する第１の記憶手段と、変換手段出力の最
新のＭ個を記憶する第２の記憶手段と、前記第１及び第
２の記憶手段の記憶内容に依存して前記ディジット系列
付加手段の出力ディジットを変換する変換手段とから構
成されることを特徴とするデーター変換器が得られる。
さらに本発明によれば、パケットの一部に冗長なディジ
ット系列が付加されたパケットデータに対し、該パケッ
トデータの各ディジットが該ディジットの直前のＮディ
ジット及び変換器のディジットのＭディジットに依存し
て変換されて発生されたデータが入力データとして供給
されるデータ変換器であって、前記入力データの最新の
Ｍ個を記憶する手段と、変換手段出力の最新のＮ個を記
憶する手段と、前記第１及び第２の記憶手段の記憶内容
に依存して前記入力データを変換する変換手段と、前記
符号変換手段出力のなかに前記冗長なディジット系列が
存在するか否かとを検出する手段とから構成されること
を特徴とするデータ変換器が得られる。
ット系列が付加されたパケットデータに対し、該パケッ
トデータの各ディジットが該ディジットの直前のＮディ
ジット及び変換器のディジットのＭディジットに依存し
て変換されて発生されたデータが入力データとして供給
されるデータ変換器であって、前記入力データの最新の
Ｍ個を記憶する手段と、変換手段出力の最新のＮ個を記
憶する手段と、前記第１及び第２の記憶手段の記憶内容
に依存して前記入力データを変換する変換手段と、前記
符号変換手段出力のなかに前記冗長なディジット系列が
存在するか否かとを検出する手段とから構成されること
を特徴とするデータ変換器が得られる。
（本発明の作用・原理）
第２図は本発明の作用・原理を示すための図である。図
において送信側では情報源２０１から発したパケットは
、パターン付加回路２０２により最後に特定パターンを
付加され、暗号Ｇ２０３により暗号化されて送出される
。
において送信側では情報源２０１から発したパケットは
、パターン付加回路２０２により最後に特定パターンを
付加され、暗号Ｇ２０３により暗号化されて送出される
。
受信側では送信側から送られたパケットが復号器２０４
で復号化され、パターン検出回路２０５でパケットの最
後に前記パターンが付加されているか否かを判定し、も
し付加されていれば誤りや改ざんがなく、異なるパター
ンに変化していれば誤りや改ざんあつと判定し、受信目
的２０６にパケットを送る。ここで暗号器２０３及び復
号器２０４が伝送路上にビット誤りが生じた場合、その
パケットの最後まで誤りが伝搬する形の暗号器、復号器
であれば、伝送中の誤りあるいは第３者による改ざんの
影響がパケットの最後の特定パターンにおよび、特定パ
ターンが変化する。従って誤りあるいは改ざんを検出で
きる。誤りを伝搬する形の暗号器、復号器の例は実施例
で示す。
で復号化され、パターン検出回路２０５でパケットの最
後に前記パターンが付加されているか否かを判定し、も
し付加されていれば誤りや改ざんがなく、異なるパター
ンに変化していれば誤りや改ざんあつと判定し、受信目
的２０６にパケットを送る。ここで暗号器２０３及び復
号器２０４が伝送路上にビット誤りが生じた場合、その
パケットの最後まで誤りが伝搬する形の暗号器、復号器
であれば、伝送中の誤りあるいは第３者による改ざんの
影響がパケットの最後の特定パターンにおよび、特定パ
ターンが変化する。従って誤りあるいは改ざんを検出で
きる。誤りを伝搬する形の暗号器、復号器の例は実施例
で示す。
（実施例）
第１図は本発明の第１の実施例を示すブロック図である
。説明をわかり易くするためにデータは全てバイナリ表
現されているものとする。図においてシフトレジスタ１
０１は入力のＮビットを格納し、シフトレジスタ１０２
は本実施例の出力のＭビットを格納する。ここでＮ、
Ｍは前もって定められた正整数である。符号変換器１０
３はシフトレジスタ１０１と１０２の中味のデータを符
号変換し、これを排他的論理和素子１０４は入力ビット
と排他的論理和をとって出力ビットとして出力する。
。説明をわかり易くするためにデータは全てバイナリ表
現されているものとする。図においてシフトレジスタ１
０１は入力のＮビットを格納し、シフトレジスタ１０２
は本実施例の出力のＭビットを格納する。ここでＮ、
Ｍは前もって定められた正整数である。符号変換器１０
３はシフトレジスタ１０１と１０２の中味のデータを符
号変換し、これを排他的論理和素子１０４は入力ビット
と排他的論理和をとって出力ビットとして出力する。
本実施例を送信側に用い、受信側ではＭとＮを交換した
本実施例を用いる。このとき送信側と受信側でシフトレ
ジスタの初期状態が一致していて、パケット伝送中に誤
りや改ざんが起こらなければ、シフトレジスタの中味が
送受信側で一致しているので符号変換器の出力が一致し
、データは元に復元される。また伝送中に誤りや改ざん
が生じると、その影響がシフトレジスタ１０２にフィー
ドバックされるので誤り伝搬が生じる。そこでパケット
の最後に特定パターンが付加されていると、受信側で該
特定パターンが変化するので誤りや改ざんを検出できる
。改ざんを検出するためには符号変換の方法を秘密にし
ておく。符号変換器１０３は市販の暗号器あるいはＲＡ
ＭやＲＯＭのメモリで構成することができる。本実施例
では、入力パケットに冗長性がないと誤りや改ざんを検
出できない。これを改良したのが次の実施例である。
本実施例を用いる。このとき送信側と受信側でシフトレ
ジスタの初期状態が一致していて、パケット伝送中に誤
りや改ざんが起こらなければ、シフトレジスタの中味が
送受信側で一致しているので符号変換器の出力が一致し
、データは元に復元される。また伝送中に誤りや改ざん
が生じると、その影響がシフトレジスタ１０２にフィー
ドバックされるので誤り伝搬が生じる。そこでパケット
の最後に特定パターンが付加されていると、受信側で該
特定パターンが変化するので誤りや改ざんを検出できる
。改ざんを検出するためには符号変換の方法を秘密にし
ておく。符号変換器１０３は市販の暗号器あるいはＲＡ
ＭやＲＯＭのメモリで構成することができる。本実施例
では、入力パケットに冗長性がないと誤りや改ざんを検
出できない。これを改良したのが次の実施例である。
第３図は本発明の第２の実施例を示すためのブロック図
である。本実施例は送信側に設置する。
である。本実施例は送信側に設置する。
まずパケット入力開始時にパケット開始パルスがセレク
タ３０９と３１０に与えられ、該セレクタは各々シフト
レジスタ３０１と３０２の初期値をレジスタ３０６と３
０７から選んで該シフトレジスタ３０１と３０２に送る
。
タ３０９と３１０に与えられ、該セレクタは各々シフト
レジスタ３０１と３０２の初期値をレジスタ３０６と３
０７から選んで該シフトレジスタ３０１と３０２に送る
。
パケットが入力されると、パターン付加回路３０５は最
後に特定パターンを付加する。該パターン付加回路はビ
ット毎に出力するものとする。特定パターンはあらかじ
め定めておいたパターンならば何でもよい。セレクタ３
０９と３１０は各々パターン回路３０５の出力と排他的
論理和素子３０４の出力を選択する。符号変換器３０３
はシフトレジスタ３０１と３０２の内容を符号変換し、
この符号変換されたビットはパターン付加回路３０５の
出力と排他的論理和をとられて送信器３０８から送信さ
れる。パターン付加回路３０５はメモリで構成できる。
後に特定パターンを付加する。該パターン付加回路はビ
ット毎に出力するものとする。特定パターンはあらかじ
め定めておいたパターンならば何でもよい。セレクタ３
０９と３１０は各々パターン回路３０５の出力と排他的
論理和素子３０４の出力を選択する。符号変換器３０３
はシフトレジスタ３０１と３０２の内容を符号変換し、
この符号変換されたビットはパターン付加回路３０５の
出力と排他的論理和をとられて送信器３０８から送信さ
れる。パターン付加回路３０５はメモリで構成できる。
即ち、特定パターンを前もって書き込んでおき、パケッ
トを書き込んだ後全体を読み出せばよい。
トを書き込んだ後全体を読み出せばよい。
第４図は本発明の第３の実施例を示すためのブロック図
で、第３図に対する受信側となっている。
で、第３図に対する受信側となっている。
受信５４０５がパケットを受信するとパケット開始パル
スをセレクタ４０９と４１０に出し、該セレクタは各々
シフトレジスタ４０１と４０２の初期値としてレジスタ
４０６と４０７の内容を選んで該シフトレジスタに送る
。この後前記セレクタ４０９と４１０は各々受信パケッ
トと後記排他的論理和素子４０４の出力を選択する。符
号変換器４０３は前記シフトレジスタ４０１．４０２メ
内容を符号変換し、この符号変換されたビットは受信器
４０５からのビットと排他的論理和をとられ、パターン
検出回路４０８に送られる。該パターン検出回路４０８
は、パケットの最後が前記の特定パターンになっている
か否かを判定し、判定結果をパケットと共に出力する。
スをセレクタ４０９と４１０に出し、該セレクタは各々
シフトレジスタ４０１と４０２の初期値としてレジスタ
４０６と４０７の内容を選んで該シフトレジスタに送る
。この後前記セレクタ４０９と４１０は各々受信パケッ
トと後記排他的論理和素子４０４の出力を選択する。符
号変換器４０３は前記シフトレジスタ４０１．４０２メ
内容を符号変換し、この符号変換されたビットは受信器
４０５からのビットと排他的論理和をとられ、パターン
検出回路４０８に送られる。該パターン検出回路４０８
は、パケットの最後が前記の特定パターンになっている
か否かを判定し、判定結果をパケットと共に出力する。
第２、第３の実施例を用いれば、パケットに冗長性がな
くても誤りや改ざんを検出できる。
くても誤りや改ざんを検出できる。
（発明の効果）
以上詳細に説明したように、本発明を用いれば送信側で
特定パターンを付加し、受信側で該特定パターンを検出
するのみで誤り及び改ざんが検出でき、データ通信にお
いてその効果は極めて大きい。
特定パターンを付加し、受信側で該特定パターンを検出
するのみで誤り及び改ざんが検出でき、データ通信にお
いてその効果は極めて大きい。
第１図は本発明の第１の実施例を示すブロック図、第２
図は本発明の動作原理を示すためのブロック図、第３図
は本発明の第２の実施例を示すためのプロブ・り図、第
４図は本発明の第３の実施例を示すためのテロツク図で
ある。 図において、１０１．１０２．３０１．３０２．４０１
．４０２はシフトレジスタ、１０３．３０３．４０３は
符号変換器、１０４．３０４．４０４は排他的論理和、
２０１は情報源、２０２．３０５はパターン付加回路、
２０３は暗号器、２０４は復号器、２０５．４０８はパ
ターン検出回路、２０６は受信目的、３０６，３０７．
４０６，４０７はレジスタ、３０８は送信器、３０９．
３１０．４０９．４１０、はセレクタ、４０５は受信器
を各々示す。 ７１ 図 Ｌ−−−−−−−−−−Ｊ
図は本発明の動作原理を示すためのブロック図、第３図
は本発明の第２の実施例を示すためのプロブ・り図、第
４図は本発明の第３の実施例を示すためのテロツク図で
ある。 図において、１０１．１０２．３０１．３０２．４０１
．４０２はシフトレジスタ、１０３．３０３．４０３は
符号変換器、１０４．３０４．４０４は排他的論理和、
２０１は情報源、２０２．３０５はパターン付加回路、
２０３は暗号器、２０４は復号器、２０５．４０８はパ
ターン検出回路、２０６は受信目的、３０６，３０７．
４０６，４０７はレジスタ、３０８は送信器、３０９．
３１０．４０９．４１０、はセレクタ、４０５は受信器
を各々示す。 ７１ 図 Ｌ−−−−−−−−−−Ｊ
Claims (1)
- 【特許請求の範囲】 １、入力データの最新のＮ個を記憶する第１の記憶手段
と、変換手段出力の最新のＭ個を記憶する第２の記憶手
段と、前記第１及び第２の記憶手段の記憶内容に依存し
て前記入力データを変換する変換手段とから構成される
ことを特徴とするデータ変換器。 ２、パケット用データの一部に冗長なディジット系列を
付加して出力するディジット系列付加手段と、前記ディ
ジット系列付加手段の出力のうち最新のＮ個を記憶する
第１の記憶手段と、変換手段出力の最新のＭ個を記憶す
る第２の記憶手段と、前記第１及び第２の記憶手段の記
憶内容に依存して前記ディジット系列付加手段の出力デ
ィジットを変換する変換手段とから構成されることを特
徴とするデータ変換器。 ３、パケットの一部に冗長なディジット系列が付加され
たパケットデータに対し、該パケットデータの各ディジ
ットが該ディジットの直前の Ｎディジット及び変換器のディジットのＭディジットに
依存して変換されて発生されたデータが入力データとし
て供給されるデータ変換器であって、前記入力データの
最新のＭ個を記憶する手段と、変換手段出力の最新のＮ
個を記憶する手段と、前記第１及び第２の記憶手段の記
憶内容に依存して前記入力データを変換する変換手段と
、前記符号変換手段出力のなかに前記冗長なディジット
系列が存在するか否かとを検出する手段とから構成され
ることを特徴とするデータ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277366A JPH0681136B2 (ja) | 1984-12-27 | 1984-12-27 | デ−タ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59277366A JPH0681136B2 (ja) | 1984-12-27 | 1984-12-27 | デ−タ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61154331A true JPS61154331A (ja) | 1986-07-14 |
| JPH0681136B2 JPH0681136B2 (ja) | 1994-10-12 |
Family
ID=17582522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59277366A Expired - Lifetime JPH0681136B2 (ja) | 1984-12-27 | 1984-12-27 | デ−タ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681136B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174142A (ja) * | 1987-12-28 | 1989-07-10 | Mitsubishi Electric Corp | 暗号化装置 |
| JPH04149753A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 情報処理装置 |
| US7751556B2 (en) | 2001-07-17 | 2010-07-06 | Sharp Kabushiki Kaisha | Apparatus and method of generating falsification detecting data of encrypted data in the course of process |
| JP2012039180A (ja) * | 2010-08-03 | 2012-02-23 | Kddi Corp | ストリーム暗号の暗号器、ストリーム暗号の復号器、ストリーム暗号の暗号方法、ストリーム暗号の復号方法およびプログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012141554A (ja) * | 2011-01-06 | 2012-07-26 | Nec Corp | 接頭一致保存型の暗号化装置及び復号装置並びにそれらの方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58218252A (ja) * | 1982-06-11 | 1983-12-19 | Oki Electric Ind Co Ltd | 暗号化方式 |
-
1984
- 1984-12-27 JP JP59277366A patent/JPH0681136B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58218252A (ja) * | 1982-06-11 | 1983-12-19 | Oki Electric Ind Co Ltd | 暗号化方式 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174142A (ja) * | 1987-12-28 | 1989-07-10 | Mitsubishi Electric Corp | 暗号化装置 |
| JPH04149753A (ja) * | 1990-10-15 | 1992-05-22 | Seiko Epson Corp | 情報処理装置 |
| US7751556B2 (en) | 2001-07-17 | 2010-07-06 | Sharp Kabushiki Kaisha | Apparatus and method of generating falsification detecting data of encrypted data in the course of process |
| JP2012039180A (ja) * | 2010-08-03 | 2012-02-23 | Kddi Corp | ストリーム暗号の暗号器、ストリーム暗号の復号器、ストリーム暗号の暗号方法、ストリーム暗号の復号方法およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0681136B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3646518A (en) | Feedback error control system | |
| JPS61154331A (ja) | デ−タ変換器 | |
| EP0221558B1 (en) | Data converter | |
| US5359610A (en) | Error detection encoding system | |
| JP3237700B2 (ja) | 誤り検出方法及び誤り検出システム | |
| US5694405A (en) | Encoder and decoder of an error correcting code | |
| JPH07297817A (ja) | データ伝送方式 | |
| US5386420A (en) | Coding method for correction and detection of skewed transitions in parallel asynchronous communication systems | |
| FI113114B (fi) | Menetelmä digitaalisen viestin koodaamiseksi ja dekoodaamiseksi | |
| JP2002344437A (ja) | 通信システムおよび通信方法 | |
| KR100282070B1 (ko) | 오류검출부호의길쌈부호화및복호화방법 | |
| JP2759043B2 (ja) | 情報ビット系列伝送システム | |
| JPH10290216A (ja) | 誤り訂正復号方法およびその装置 | |
| JPS62109446A (ja) | デ−タ変換器 | |
| JPH0443452B2 (ja) | ||
| Jyothi et al. | Implementation of low complex and high secured SPI communication system for multipurpose applications | |
| JPS5815352A (ja) | ３誤り訂正符号復号方式 | |
| JPH07143101A (ja) | ダイバーシチ方式 | |
| US5280485A (en) | Coding method for skewed transition detection in parallel asynchronous communication system | |
| JPS626380B2 (ja) | ||
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| SU1314463A1 (ru) | Система передачи и приема цифровых сигналов | |
| JPH052478A (ja) | プログラム保護システム | |
| JPH04297164A (ja) | パケット受信機の誤り訂正回路 | |
| CA2300645C (en) | Apparatus and method for integrating error control and authentication for satellite uplinks |