JPS61154231A - ページングシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、第２データブロックが１個ないし数個の受信
機のアドレスコードを表示する、送信装置から伝送され
た第１データブロックを受信、検波する受信回路と、 受信第１データブロックを記憶する第１メモリと、 受信したアドレスコードが当該受信機に割当てられたア
ドレスコードに感等しいか否かの第１合同性を検出する
第１比較器と、 ２個まちはそれ以上のメモリ位置を有し、これらがそれ
ぞれ各種第１データブロックの第３データブロックをそ
の中に記憶できる第２メモリと、第１合同性が生じた時
に、第２メモリ内を走査し、第２比較器によって第１メ
モリ内に、また各走査位置内にある第３データブロック
の対応部分の内容を比較し、第２比較器で検出された第
２合同性に応じて走査位置の内容を更改する第１制御回
路と。

第２メモリ内の位置選択用の第２の制御回路と、更に、 第２制御回路により選定された場所内にある第３データ
ブロックの一部の表示用の表示素子と、を有するページ
ング受信機に関する。

〔従来の技術〕

この形式のページング受信機は、英国特許ＧＢ２　、１
．　Ｏ１、７７９号明細書によって公知である。

この公知のページング受信機においては第１９、第２、
第３データブロックが相互に相等しく、また第２メモリ
によって読出され、メツセージとして表示素子の表示部
に表示され得る第３データブロックの一部と等しい。

データブロックを受信すると、第１制御回路が第２メモ
リの全位置を走査して各走査場所の内容を受信データブ
ロックの情報内容とを比較する。

この過程で合同性が検出されると、第２メモリへの受信
データブロックの記憶は阻止される。

若し、全部分を走査しても合同性が検出されないときは
、第２メモリ中にある最古のメツセージが消去されて、
この結果生じた使用可能になったメモリ場所は新規に受
信したデータブロックの記憶に使用される。

〔発明が解決しようとする問題点〕

公知のページング受信機においては、新規受信データブ
ロックは第２メモリ内の任意位置に記憶することができ
ない。

第２メモリ内に記憶されている最古のメツセージが第１
および第２メモリ中に記憶されているぞの他のメツセー
ジに比較してこのページング受信機の携帯者に取って重
要性の高い情報を持っているとすると、このことは特に
厄介な問題となる。

この欠点の重要性は、緊急呼出がサービス要員に送信さ
れ得るページング受信方式、例えば看護婦ページング方
式の様な場合、特に明白となる。

公知のページング受信機のもう１つの重大な欠点は、送
信装置の使用者に取っては、も早や重要性がないという
様なメツセージが受信機の第２メモリ内に保存されて、
そのため受信機の携帯者が正確でない情報を得、正しく
ない行動を取る可能性があるということである。

本発明の目的は公知のページング受信機のこれらの欠点
を除去することである。

〔問題を解決するための手段〕

この目的のために、本発明は、第１メモリに、第１デー
タブロックの補助第４データブロックの記憶用部を設け
、第１制御回路が第４データブロックの内容に応じて第
２比較器で比較すべき部分を定め、また第１−制御回路
が第１及び第２合同があり、更に第４データブロックの
内容に応じて走査位置を消去することを特徴とする上述
した公知の形式のページング受信機を提供する。

この場合、送信装置が適当な第１データブロックをペー
ジング受信機ないし複数個の関係ページング受信機に送
信すると、第２メモリの然るべき位置がこれによって選
択的に消去されて以前にその中に記憶された受信機携帯
者へのメツセージが抹消される。

第２メモリの消去位置には次いで、送信機から送信され
、第２メモリ内に現存するその他のメツセージに対して
任意の優先度を有し得る別のメツセージを記憶させ得る
。このプロセス中受信機携帯者は常に適切に且つ送信機
からの最重要情報について報知される。

第１データブロックの補助第４データブロックの内容に
応じて、第２制御回路は、断簡１データブロックの受信
により、第２メモリ内に記憶されている最も古い第３デ
ータブロックを新第３データブロックによって置換する
工程を行い得る。

これは、送信に先立って、第２メモリに存在する最も古
いデータブロックのメツセージが最低の優先度を有する
か、他の理由で消去され得ると既に判明しているときに
使用し得る。

これに関しては、送信装置がまず関係位置の消去用の第
１データブロックを送信し、次いで別の第］−データブ
ロックを消去位置を新情報で埋めるために送信するとい
う必要はない。

各第３データブロックは、表示装置によって表示される
メッセージをあらわす第５データブロックと、第１デー
タブロックに割当てられた同定ラベルを表示する第６デ
ータブロックとに分割し得る。

第２比較器によって比較される第２メモリの走査場所の
第３データブロックと第１メモリの第３データブロック
の部分は、これに関しては第５および／または第６デー
タブロックによって形成し得る。

比較すべきブロックの選択は、第４データブロックの内
容によって決定し得、また干渉を生じる可能性のある環
境で、例えば、時として動作可能の不慮の消去に対する
安全性の程度に応じて作り得る。

同定ラベルは、消去すべきデータブロックの関連アドレ
スコードを持ち、または持たない一連番号または伝送時
間でよい。

ページング受信機の好ましい実施例は、第１メモリが第
１データブロックの補助第７データブロックの記憶用装
置を備え、該第７データブロックは第６データブロック
としての走査場所の第５データブロックの記憶中に記憶
される。

これによって、新メツセージが、送信機によって消去さ
れるべく選定された第２メモリの位置に送信機による単
一伝送によって記憶させ得るという目的が達成される。

本発明はまた、制御回路が送信された第１−データブロ
ックの記録に適当な記録装置に接続されていることを特
徴とする、制御回路に接続された送信機によって送信さ
れ得る第１データブロックをその中に記憶し得るバッフ
ァメモリを有する制御回路を有する本発明による、１個
またはそれ以上のページング受信機と組合わせて動作可
能の送信（幾にも関する。

この様にして送信機の操作者は、記録装［１ｉ１′内に
記憶されている情報を基にして受信機の第２メモリ内の
抹消すべき古いメツセージを選定し１！する。

所要の優先度は操作者の介入なしで制御回路によって決
定することも可能である。

〔作用〕

本発明を以下、図面を参照して説明する。

第１図図示のページング受信機は受信アンテナ（］）と
受信回路（２）とを有し、送信装置が送信し受信アンテ
ナ（１−）に受信された無線信号を受信し、無線信号中
にある情報流がページング受信機用のものであるか否か
を検出する。

ページング受信機用の情報流はイ・［１当数のピッ１−
から成り、受信回路（２）が検出すべき制御ピッ１〜な
いしチェックビットの若干数を含んでいる。

制御及びチェックビットの検出値に応じて受信回路（２
）が残りの情報流を流すか、あるいは全情報流の受信後
、情報流が、その内容がページング装置用の内容に対応
していない場合には無視すべきか否かを表示する。

受信回路（２）によって流す様にされたバイナリ情報流
は第１メモリ（３）に供給される。

図示の実施例においては、第１メモリ（３）は直列に接
続された３個のシフ１〜レジスタ（４）、（５）及び（
６）からなる。

情報流が全体として受信されたのち、第１−メモリ（３
）は第１データブロックを有することとなるが、その内
レジスタ（６）はアドレスコードを、レジスタ　（５）
は制御コードを、またレジスタ（４）はページング受信
提携４４ｐ者へのメツセージを持っている。

アドレスコードメモリ（７）はこのページング受信機に
割当てられているアドレシング１くを持っているが、こ
れが比較器（８）によってレジスタ（６）内に存在する
アドレスコードと比較される。

比較器は比較結果に対応する出力信号を第１制御回路（
９）に送付する。

第２メモリ（：１０）は２個またはそれ以」二のメモリ
場所を有するが、これは第１制御回路からの第２メモリ
への適当なアドレスを供給することによって、或いは第
１制御回路（９）でイネーブルされたときは第２制御回
路（１」）によって選択される。

第２メモリ　（］０）の各場所はレジスタ　（４）内に
あるデータをその中に記憶する様になっている。

第２メモリ（１０）の適当なアドレシングによって第２
メモリ（１０）の特定の場所のデータを第２比較器（１
２）とバッファレジスタ（［３）とに送付し得る。

比較器（］２）の出力は第１．制御回路（９）の入力端
に接続される。

第１制御回路（９）の他方の入力端は受信回路（２）の
出力端に接続されて制御回路（９）に信号供給を行い、
受信情報流ページング受信機用のものだったか、更にこ
れを全体として受信してしまったか否かを示す信号を出
力する。

レジスタ（５）内に記憶されているデータは適当な接続
を介して第１制御回路に供給される。

制御パネル（１４）は第２制御回路（１１，）に接続さ
れている。

バッファメモリ（１３）に記憶されているデータは表示
素子の読取り表示部（１５）に表示される。

このバッファメモリ（１３）の容量は、バッファメモリ
（１３）内の適当な制御または第２制御回路（１１）か
らの制御によって、表示可能以上の情報を記憶し得、バ
ッファメモリ（１３）内に記憶された情報は従って順次
に、重なり合い部分もあって表示し得る。

実用」二の実施例においては第２メモリ（１ｏ）は３２
またはそれ以上の場所を有し、バッファメモリ（１３）
は３２またはそれ以上の文字用の情報を持ち得、表示部
（１５）で表示される。

レジスタ（５）中の制御コードの第］値を受取って、第
１制御回路（９）は第２メモリ（１０）の全場所を走査
して走査場所のそれぞれを消去する。

レジスタ（５）中の制御文字の第２伯を受取って、制御
回路（９）があき場所が見付かるまで、第２メモリ（１
０）の各場所を走査するが、該あき場所にはレジスタ（
４）からのデータが次いで書き込まれる。

あき場所が見当らない場合は、制御回路は全場所の最初
として書き込まれている場所を消去してこれにＩノジス
タ（４）からのデータを書き込む（いわゆるＦＴＦ○手
続）。

レジスタ（５）中の制御コードが第３値を有する場合は
、制御回路（９）はメモリ（１０）の各場所を、比較器
（１２）を使用して走査場所の内容がＩノジスタ（４）
の内容と等しいものが出るまで、走査し次いでこの場所
を消去する。

第２値を有する制御コードを有する送信装置による次の
伝送によって、この場所へレジスタ（４）から同時に伝
送されてきたデータが書込まれる。

第２図に示すページング受信機の実施例においては、第
１図の実施例の第１メモリ（３）が第３比較器（１７）
に接続されたレジスタ（１Ｇ）で第１−メモリ（３′）
に拡張されている。

第１メモリ（３′）中にデータブロックが充分に受信さ
れるとレジスタ（］６）は、送信装置によってレジスタ
（４）に記憶されているメツセージコードに割当てられ
ている同定コードないし同定ラベルを持っている。

同定コードはページング受信機のアドレスコードに応じ
て送信装置によって作り得る。

同定コードは、送信装置によって送信された通信の番号
および／または当該通信の送信時間の一連数字の形式を
取り得る。

第２メモリ　（１０’）のどの場所もレジスタ（４）中
にあるメツセージコードおよびレジスタ（１６）中の付
属同定コードを記憶するのに充分になっている。

レジスタ（５）中に存在する制御コーＩ〜が第４値を有
すると、第１制御回路（９′）はメモリ（１，０’）の
各場所を走査して、第３比較器（１７）による比較によ
って、走査場所に記憶されている同定コードがレジスタ
（１６）内に存在する同定コードに等しいものが出るま
で走査を続ける。

この走査場所を次いで消去する。

レジスタ（５）内の制御コードが第５値を有するときは
、制御回路（９′）がメモリ（１０’）の各場所を走査
して、比較器（コ２）と（１７）による比較によって、
走査場所の内容がレジスタ（４）と（１６）の内容に等
しいものが出るまで走査を続ける。

次いでこの走査場所は消去される。

第１図の実施例における制御コードの第１、第２、第３
値は第２図の実施例においても同じ意味を有する。

第３図に示すページング受信機の実施例は、第２図の実
施例の第１メモリ（３′）に対してレジスタ（］８）に
よって拡張されている第１メモリ（３”）を有する。

レジスタ（５）内の制御コードが第６値を有する場合に
は、制御回路（９′）が第２メモリ（１０″）を走査す
るが、これは第２比較器（１７）による比較を利用して
レジスタ（１６）内に存在する同定コードに等しい同定
コードを含む走査場所があられれるまで続けられる。

この場所は次いで消去されて、メツセージコードに付随
する同定コードがレジスタ　（４）内に存在するので、
レジスタ（４）内にあるメツセージコードとレジスタ（
］８）内にあるデータが書き込まれる。

この様にして、送信装置による情報流の一回の伝送によ
って、然るべき優先度を有する内容を有する場所が消去
されて新規な情報が書込まれる。

第１図および第２図の実施例で使用されている制御コー
ドの各値は第３図の実施例においても使用され得る。

第４図は、本発明によるページング受信機、特に第］−
図、第２図および第３図に図示の実施例への信号の伝送
に適する送信装置のブロック図である。

本送信装置は制御回路（１９）を有し、その出力は出力
が送信アンテナ（２１）に接続されている送信回路（２
０）に接続されている。

制御回路（］９）は、ページング受信機の第１メモリ（
３，３′、３”）中に記憶されネ１↑るチータブロック
の様なフォーマットを有するデータブロックの記憶に適
するバッファメモリを有する信号発生器（２２）を有す
る。

バッファメモリ内の情報は直列に読出されて、例えばビ
ットの位相シフト変調を使用して、適当な信号ｔこ変換
される。

送信機（２０）はこの信号を受けて、これを搬送波周波
で変調する。

信号発生器（２２）のバッファメモリは、制御パネルお
よび／または電話交換］幾の一部でもよいスイッチング
装置（２３）によって書込まれる。

相当数のスイッチング部材（２４）がスイッチング装置
＆：（２３）の入力に遠隔的に接続されている。

各スイッチング部材（２４）は１個ないし複数個のスイ
ッチを有し、例えば患者の身近に設置され、患者は、ス
イッチの内の１つを操作することにより送信装置に所要
のメツセージ送信させ、看護スタッフに通信を送り得る
。

制御回路（」９）の信号発生器（２２）は記録装置（２
５）に接続され５送信装置の送信内容を記録し得る。

記録装置（２５）は計算装置（２６）を有し得、その出
力はプリンター（２７）に接続され伝送通信をコピーで
き、他方の出方はバッキング記憶装置（２８）に接続さ
れる。

計算装置（２６）はバッキング記憶袋ｆｆｑ（２Ｂ）内
に伝送通信を記憶用、および送信機によって伝送された
バッキング記憶装置（２８）内に記憶され、ページング
受信機用の消去指令を含む通信の消去用に装備されてい
る。

計算装置（２６）はまたバッキング記憶装置（２８）内
に記憶されているデータに応じてのデータの信号発生器
（２２）のバッファメモリへの書込み用およびバッファ
メモリからのそのデータの引続いての伝送用に設計して
もよい。

本発明のページング受信機の第１図、第２図および第３
図のそれぞれに図示の実施例の第１メモリ（３）、（３
’）及び（３”）をレジスタまたはメモリの一部で作り
、そのメモリ位置を並列してアクセス可能に作ってもよ
いことに注意されたい。

第１および第２メモリは一体品として形成し得る。

更に、本発明によるページング受信機の図示の実施例の
部品の数々、特にメモリ、レジスタ、比較器および制御
回路は単一基板上に構成することも、マイクロプロセッ
サにおける様に時分割方式でシェアすることもできる。

〈効果〉 上記の様にして、従来技術によるページング受信機にお
ける欠点である新規受信データブロック中の新しく記憶
されるべきデータは、従来は消去さるべき最古のデータ
を消去してこれにおき代えて記憶することなしに、メモ
リ中の任意所望の位置に記憶させることが可能となった
。

即ち、重要でない記憶情報の代りにこれを記憶させるこ
とができる。

従って、該受信機の携帯者が間違った情報の下に行動す
る可能性が無くなるという重要な効果を得ることができ
る。

【図面の簡単な説明】

第１図は本発明のページング受信機の第１実施例を示し
、第２図は本発明によるページング受信機の第２実施例
を示し、第３図は本発明によるページング受信機の第３
実施例を示し、第４図は本発明によるページング受信機
と組合わせて動作する送信装置を示す。 １・・・・・・受信アンテナ　　　２・・・・・・受信
回路３．３′、３”・・・・・・第１メモリ４、．５，
６，１３，１６，１８・・・・・・レジスタ７・・・・
・・アドレスコードメモリ ８・・・・・・第１比較器 ９．９′、９’″・・・・・・第１制御回路１０．１０
′、１０”・・・・・・第２メモリ１１・・・・・・第
２制御回路 １２・・・・・・第２比較器　　１４・・・・・・制御
パネル１５・・・・・表示部材　　　］−７・・・第３
比較器］９・・・・制御回路 ２０・・・・・送信回路　　　２１・・・・・送信アン
テナ２２・・・・・信号発生器 ２３・・・・・・スイッチング回路 ２４・・・・・スイッチ部材　２５・・・　記録装置２
６・・・割算装置 ２７・・・バッキング記憶装置

Claims (7)

【特許請求の範囲】
1. （１）送信装置により伝送され、その第２データブロッ
   クが１個または複数個の受信機のアドレスコードを表示
   している第１データブロックを受信、検波を行う受信回
   路と、 受信第１データブロックを記憶する第１メモリと、 受信アドレスコードが受信機に割当てられているアドレ
   スコードに等しいか否かの第１合同性を検出する第１比
   較器と、 それぞれその中に各種第１データブロックの第３データ
   ブロックを記憶するに適する２個またはそれ以上のメモ
   リ場所を有する第２メモリと、第１合同性が生じた時に
   、第２メモリの各場所を走査し、第２比較器によつて第
   １メモリ内の、および走査場所内のそれぞれの中にある
   第３データブロックの対応部分の内容を比較し、第２比
   較器によつて検出された第２合同性に応じて走査場所の
   内容を置換する第１制御回路と、 第２メモリの場所の選定のための第２制御回路と、 第２制御回路によつて選定された場所に存在する第３デ
   ータブロックの部分の表示用の表示部材とを有して成り
   、第１メモリ（３、３′、３″）に第１データブロック
   の補助第４データブロックの記憶のための設備が成され
   、第１制御回路（９、９′、９″）が第４データブロッ
   クの内容に応じて第２比較器（１２）で比較さるべき部
   分を決定し、また、第１および第２合同性がある時第４
   データブロックの内容に応じて走査場所を消去すること
   を特徴とするページング受信機。
2. （２）各第３データブロックが表示部材（１５）によつ
   て表示されるメッセージをあらわす第５データブロック
   と、第１データブロックに割当てられた同定ラベルをあ
   らわす第６データブロックとから成ることを特徴とする
   特許請求の範囲第１項に記載のページング受信機。
3. （３）第１メモリ（３、３′、３″）は第１データブロ
   ックの補助第７データブロックの記憶用装置を備え、第
   ７データブロックは走査場所の第５データブロックの書
   込中に第６データブロックとして記憶されることを特徴
   とする特許請求の範囲第２項に記載のページング受信機
   。
4. （４）第１制御回路（９、９′、９″）が第４データブ
   ロックに応じて第２メモリ（１０）の全場所を消去する
   ことを特徴とする特許請求の範囲第１項、第２項、また
   は第３項に記載のページング受信機。
5. （５）制御回路（１９）が送信された第１データブロッ
   クの記録用の記録装置（２５）に接続されていることを
   特徴とする、制御回路に接続された送信機によつて伝送
   され得る第１データブロックの記憶をその中に行い得る
   バッファメモリを有する制御回路が設けられている前出
   特許請求の範囲の１項に記載の１個または若干のページ
   ング受信機と組合わせて使用される送信装置。
6. （６）制御回路（１９）には、記録装置（２５）との組
   合わせ動作によつて受信機に以前に伝送した第１データ
   ブロックに対しての受信機（１−１５、１−１７、１−
   １８）に伝送すべき第１データブロックの優先度を定め
   る装置を備えることを特徴とする特許請求の範囲第５項
   に記載の送信装置。
7. （７）制御回路（１９）は送信すべき第１データブロッ
   クを生じさせる制御部材（２４）を有し、そのデータブ
   ロックの内容は制御部材（２４）の適当な付勢によつて
   決定されることを特徴とする特許請求の範囲第６項に記
   載の送信装置。