JPS6115386B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はアナログ表示式電子時計のステツプモ
ータの低消費電力駆動方式に関するものである。 従来、一般に使用されているアナログ表示式の
水晶時計の表示機構は、第１図に示されているよ
うに構成されている。ステーク１、コイル７、ロ
ータ６によつて構成されているモータの出力は輪
列２，３，４，５に伝達され、図示されていない
が更に幾つかの輪列を介して秒針、分針、時針、
場合によつてはカレンダー等の表示機構を駆動し
ている。 次に従来用いられている電子腕時計の回路構成
の一例を第２図に示す。発振回路１０の発振信号
は分周回路１１によつて順次分周される。これら
の分周信号は、パルス合成回路１２によつて、パ
ルス巾7.8ｍsec、周期２秒で位相が１秒づれた２
つの信号に変換され、駆動インバータ１３ａ，１
３ｂの入力１５，１６に印加される結果、コイル
７には１秒毎に電流の流れる向きの変わる反転パ
ルスが加えられ、２極に着磁されたロータ６は順
次、180゜づつ回転する。この時のコイル電流波
形の一例を第３図に示す。 ところで従来の電子腕時計の駆動パルス幅（前
述の例では7.8ｍsec）、コイル抵抗、コイル巻
数、ステツプモータ各部の寸法等は、該電子腕時
計が槽遇すると予想されるあらゆる状況、即ち、
カレンダー等で輪列負荷が重くなつた場合、磁界
中におかれた場合、低温下で電池内部抵抗が著し
く高くなつた場合、電池寿命末期で電池電圧が低
下した場合、等でも安定してステツプモータを駆
動できる様に設計してあり、その結果、通常は大
きな出力トルクを必要としないにもかかわらず電
力を消費していて、時計全体の低消費電力化の大
きな障害になつていた。 本発明は、上述のような従来の欠点を除去する
ために提案されたもので、ステツプモータのその
時々の負荷の状態に見合つた最低限のパルス幅の
パルスをステツプモータに供給して、電力の低減
化をはかるものである。 以下、本発明を詳細に説明する前に本発明によ
る動作の一例を、第４図ａ，ｂ，ｃを用いて簡単
に説明する。 本発明の電子時計に使用するステツプモータの
駆動パルスは、通常駆動パルスと、補正駆動パル
スの二種類のパルスによつて構成される。ステツ
プモータに供給されるパルスの順序は、通常駆動
パルス、補正駆動パルスの順であるが、補正駆動
パルスは、通常駆動パルスでステツプモータが、
回転できなかつた時に、原則として供給される。
そして、補正駆動パルスがステツプモータに供給
された時は、通常駆動パルスで回転できなかつた
のであるから、次の通常駆動パルスのパルス幅を
所定量だけ長くして、回転しやすくする。 逆に、通常駆動パルスだけで、何ステツプかス
テツプモータが回転できた場合は、通常駆動パル
スのパルス幅を、所定量だけ短かくする。 以上の動作によつて通常駆動パルスP₁のパルス
幅は、その時々の状態でのステツプモータを駆動
し得るほぼ最低限のパルス幅となり従つて、ほぼ
最小限の消費電力となる。例えば第４図ａの様
に、現在3.9ｍsecであつたP₁のパルス幅を上述第
２項の動作によつて3.4ｍsecに短くする。この状
態でステツプモータは更に回転可能であつたとす
る。次に3.4ｍsecで何ステツプか回転した後に再
び上述の動作によつてP₁のパルス幅を2.9ｍsecと
する。この状態でステツプモータは回転不可能で
あつたとすると上述第１項の動作によつて、ロー
タの非回転が検出され、補正駆動パルスP₂が速や
かに印加され、ステツプ以降のP₁のパルス幅を
3.4ｍsecと設定する。以後も上述の動作を繰り返
しながら通常駆動パルス幅3.4ｍsecを維持する。
もし何らかの原因によつてこのステツプモータが
通常駆動パルス幅3.4ｍsecで回転不可能となつた
場合には、第４図ｂの様にロータの動作検出によ
つてロータの非回転が検出され、速やかに補正駆
動され、次ステツプ以降の通常駆動パルス幅を
3.9ｍsecに設定される。その後、再び回転に余裕
が生じた場合には、第４図ｃの様に、何ステツプ
か、3.9ｍsecで通常の駆動された後に、上述第２
項の動作によつて通常駆動パルス幅を3.4ｍsecに
設定する。 以上、本発明の動作の概略を説明したが、次に
本発明の重要な要素であるロータの動作検出の原
理について説明する。ロータの動作検出方法とし
ては、機械式スイツチや、ホール素子等の外部素
子によつて行う方法も考えられるが、電子腕時計
の様な極めて小容積内にこれらの機構を装備する
事は困難である。以下に外部素子を必要とせず発
振、分周、駆動回路等と供に同一集積回路内に検
出回路を実現可能な、ロータの動作検出の一例と
して、２種類の異る動作検出原理の説明を行う。 第１の方法は、一体式ステータを用いた場合に
ロータの位置によつて駆動電流波形が異る事を利
用したものである。第５図は飽和しやすく作られ
た可飽和磁路１７で接続している一体構成のステ
ータで、図には明示されていないが、コイル７を
巻いた磁心と磁気的に係合している。また、この
ステータには径方向に２極に着磁されたロータ６
の回転方向を決めるためにノツチ１８がつけてあ
る。第５図はコイル７に電流が加えられた直後の
状態を示しており、コイル７に電流が加えられて
いない時は、ロータ６は、ノッチ１８とロータ磁
極のなす角度は、ほぼ90度の位置で静止してい
る。この状態で、コイル７に矢印の方向に電流を
流すと、ステータ１に第５図のように磁極がで
き、ロータ６は反発して、時計方向に回転する。
コイル７を流れる電流が切れると、ロータ６は、
第５図と磁極が逆になつた状態で静止する。この
後コイル７に反対方向に電流を流すことによりロ
ータ６は順次、時計方向に回転を続ける。 上記の様な可飽和部１７を持つ一体ステータで
構成されたステツプモータでは、コイル７に電流
を流した時の電流波形は第３図のようになだらか
な立上り部を有する。これはステータ１の可飽和
部１７が飽和するまでの間はコイル７から見た磁
気回路の磁気抵抗が非常に低く、その結果、抵抗
Ｒ、コイル直列回路の時定数τが大きくなるため
である。これを式で表わすと次のようになる。 τ＝Ｌ／Ｒ、Ｌ≒N²／Rmこれからτ＝N²／
（Ｒ×Rm） ただしＬ：コイル７のインダクタンス、Ｎ：コ
イル７の巻数、Rm：磁気抵抗である。ステータ
１の可飽和部１７が飽和すると、飽和した部分の
透磁率は空気と同じになるのでRmは増加し、前
記回路の時定数τは、小さくなり、第３図の如
く、電流波形は、急に立上る。また、この飽和時
間はモータの磁化の状態にも影響されるので、パ
ルスしや断時の電流レベルが高い程、飽和時間が
長くなる。したがつて補正駆動パルスをステツプ
モータに供給した後は飽和時間が長くなるので、
この効果を打ち消すための消磁パルスをステツプ
モータに供給すると良い。本例のロータの動作検
出は、通常パルスで駆動後の前述の抵抗−コイル
直列回路の時定数の違いとしてとらえている。次
に図面を用いて時定数の差がでる理由を説明す
る。 第６図はコイル７に電流を流し始めた時の磁界
の様子を示したものでロータ６は回転可能な位置
に磁極が出来ている。磁束線２０はロータ６から
発生した磁束の様子を示したもので実際にはコイ
ル７と鎖交する磁束も存在するが、ここでは省略
した。磁束線２０ａと２０ｂはステータ１の可飽
和部１７ａ，１７ｂで第６図の矢印の方向に向い
ている。可飽和部１７は多くの場合、まだ飽和し
ていない。この状態でロータ６を時計方向へ回転
すべく、コイル７の矢印の如く電流を流す。コイ
ル７によつて発生する磁束１９ａ，１９ｂはステ
ータ１の可飽和部１７ａ，１７ｂでロータ６から
発生した磁束２０ａ，２０ｂとそれぞれ強め合う
ためにステータ１の可飽和部１７は、すみやかに
飽和する。この後、ロータ６にはロータ６を回転
させるのに十分な磁束が発生するが第６図では省
略した。この時のコイルに流れる電流の波形を示
したのが第８図２２である。 一方、ロータ６が、なんらかの理由で回転でき
ずに、戻つてしまつたところへコイル７に電流を
流した時の磁束の状態を示したのが第７図であ
る。本来、ロータ６を回転させるためには、コイ
ル７には、矢印と反対の向き、つまり、第６図と
同じ向きに電流を流さなければ、いけないのであ
るが、コイル７には、１回毎に、電流の向きが変
わる反転電流が加えられるので、ロータ６が回転
できなかつた時は、このような状態になるのであ
る。 ロータ６は、回転できなかつたのであるから、
ロータ６から発生する磁束の向きは、第６図と同
じである。コイル７には第６図と反対の方向に電
流が流れるので、磁束の向きは２１ａ，２１ｂの
ようになる。ステータ１の可飽和部１７ａ，１７
ｂでは、ロータ６と、コイル７によつて発生する
磁束が、互いに打消し合つており、ステータ１の
可飽和部を飽和させるためには、より長い時間を
必要とする。この状態を示したのが第８図２３で
ある。 以上の現象を利用したロータの位置検出手段の
一例を第９図、第１０図に示す。 第９図は、従来例の駆動回路、即ち駆動インバ
ータを構成するMOSゲード２４，２５，２６，
２７に、検出用ゲート２８，２９、検出抵抗３
０、コンデンサー充電用トランスミツシヨンゲー
ト３１、コンデンサ３３、電圧比較器３２を付加
して構成したロータの位置検出回路である。先
ず、通常の駆動のタイミングの一例をあげると径
路３４で電流を流し、コイル７を励磁し、ロータ
を駆動する。ロータの運動がほぼ終了した後に、
径路３５で短時間（約0.5ｍsec〜１ｍsec位）第
１検出パルスをコイル７に印加し、その後今度は
径路３６で第２検出パルスをコイル７に印加す
る。 今、仮に通常駆動パルスによつてロータが正常
に１ステツプ、ロータが回転したとした場合、第
１検出パルスがコイルに印加された時のロータ磁
極とステータ磁極の関係は、第６図の様にロータ
を再び１ステツプ駆動できる関係になつている。 この時の電流波形の立上り部は第８図２２の様
に立上りの早い波形を示す。次に第２検出パルス
が印加された時には、ロータの位置は第１検出パ
ルスの時と同様で（検出パルスのパルス幅は短
く、コイル７に直列に高抵抗３０が接続されてい
るので、検出パルスによつてロータは回転しな
い。）励磁の方向が逆であるのでロータ磁極とス
テータ磁極の関係は第７図の様になり電流波形の
立上り部は第８図２３の様に立上りの遅い波形と
なる。但し検出パルス印加時はコイルに直列に検
出抵抗３０が接続されているので厳密には第８図
の波形とは一致しない立上り部の特徴は変わらな
い。 そこで検出抵抗３０の端子電位を観察すると、
第１０図ａの様に第１検出パルスによる電位Vs₁
が第２検出パルスによる電位Vs₂よりも高電位ま
で立上る。 次にロータが通常駆動パルスによつて１ステツ
プ回転できずに、最初の位置にもどつてしまつた
場合には、第１検出パルス、第２検出パルス印加
時のロータ磁極とステータ磁極の関係は、前述の
正常回転時とは逆になり、その結果、検出抵抗３
０の端子電位は第１０図ｂの様にVs₁＜Vs₂とな
る。 従つてVs₁とVs₂の大小比較を行えばロータが
通常駆動パルスによつて正常動作をしたか否かの
動作検出が行える。我々の実施例ではVs₁とVs₂
の電位差は0.4V位であつた。この程度の電位差
であれば容易に検出は可能である。例えば第９図
の様な構成で、第１検出パルスのタイミングゲー
ト３１をON状態として、Vs₁をコンデンサ３３
に充電し、次に第２検出パルス印加時にコンデン
サ３３に充電された電位Vs₁と検出抵抗３０の端
子電位Vs₂を電圧比較器３３で大小判定を行なえ
ば良い。 以上でロータの動作検出の原理の第１の方法の
説明を終え、次にロータ駆動後のロータの自由振
動によつてコイルに誘起される電圧波形から、ロ
ータの動作検出を行う原理を説明する。 第１１図ａはコイルに通常駆動パルス加工後コ
イル両端を数10KΩの高抵抗に接続した時に高抵
抗の両端に生ずるコイルの誘起電流波形とロータ
の回転角を示したものでθは第１１ｂに示す様に
ステータ平行軸と磁極との角度を示すものであ
る。区間T₁は通常駆動パルスがコイルに印加さ
れている区間であり、前記高抵抗（検出抵抗）は
回路に接続されていないので誘起電圧波形は現わ
れない。次の区間T₂は駆動終了後のロータの回
転、振動運動によつてコイルに誘起される電圧で
ある。この区間T₂での電圧波形がステツプモー
タの負荷状態、駆動条件に応じて変化するので、
この電圧波形の変化を検出する事によつてステツ
プモータの動作検出が可能になる。 第１２図は本原理による検出回路の一例であ
る。ゲート２４，２５，２６，２７，２８，２
９、検出抵抗３０、コイル７は第９図と入力信号
が異るだけで全く同じ構成である。検出抵抗３０
の接続点は所定の閾値を有する電圧検出器４０の
入力端に接続されている。通常駆動パルスで径路
４１でコイルは励磁されると、ロータは駆動され
る。その後、ロータの運動中にコイル７の両端を
径路４２で接地し短絡する状態と径路４３で、高
抵抗検出抵抗３０を含む閉ループを形成する状態
とを断続的に切り換える。断続的に切換える効果
は後に述べる事にして、先ず簡単のために、ロー
タ駆動直後から検出抵抗３０を含む閉ループを形
成した状態について述べる。第１１図はこの様な
状態での検出抵抗３０の端子電圧波形であつた。
第１１図はステツプモータはほぼ無負荷状態であ
る。次の第１３ａ図に最大負荷時と、過負荷時の
誘起電圧波形及びロータの回転角をａ，ｂで示
す。θは第１３図ｂに示す様にステータ平行軸と
磁極の角度である。最大負荷時ａではロータの回
転が遅く、また１ステツプ回転後の振動も小さい
ために誘起電圧は起伏の少ない波形となる。ま
た、過負荷時ｂではロータが初期位置にもどる時
に負方向に大きなピーク電圧が誘起される他は誘
起電流波形の起伏は少ない。 さて、誘起電流波形からロータの回転、非回転
を判定する方法は種々考えられるが、第１１図で
示したピークＰの有無で判定するのが回路的にも
簡単であり確実である。つまり通常駆動パルス印
加終了数ｍsec後からピークＰが発生すると考え
られる所定時間内に検出抵抗３０の端子電位が所
定の電位以上に達したか否かによつてロータの回
転、非回転を判断する。担し、この方法では、第
１３図ａの様に、最大負荷時では回転しているに
もかかわらず、非回転と見倣されてしまうが、本
発明の様な補正駆動方式等に本検出原理を用いて
いる場合には、安全側の誤動差であり、同方向の
補正駆動パルスが余計に出すぎるだけなのでロー
タが回転し過ぎる事はない。 第１４図は通常駆動パルスのパルス幅を種々変
化させた時の駆動後のコイル誘起電圧波形を示し
たものである。この図から判かる様に、通常駆動
パルスのパルス幅がある程度以上の長さになる
と、無負荷、正常回転であるにもかかわらず誘起
電圧波形のピークＰの高さが低くなる事である。
これを更にわかりやすく、通常駆動パルスのパル
ス幅を横軸に、誘起電圧のピークＰの電位を縦軸
にとつたものが第１５図である。４５は上述の説
明の様に駆動後連続的にコイルに検出抵抗を直列
に接続し閉ループを形成した場合、４６は、次に
説明する様に、断続的に検出抵抗を閉ループ内に
接続した場合である。 では、通常駆動パルス印加後に高抵抗検出抵抗
を断続的にコイルを含む閉ループ内に接続する効
果について述べる。従来の駆動回路は第２図の如
く２個のインバータで駆動するため非駆動時はイ
ンバータを形成するドライバー内の低抵抗でモー
タのコイル両端は短絡されており、コイルに誘起
される電圧によつて流れる電流が第１２図の径路
４２の短絡回路に流れ、この電流をドライバー用
抵抗トランジスタでジユール熱として消費する事
によりロータに制御をかけている。又、誘起電圧
を検出するために、第１２図径路４３で閉ループ
を形成した場合には、ドライバー回路の他に更に
高抵抗の検出抵抗３０が直列に接続されており制
動回路の電流は前者と比較すると小さくなる。 そこで、ロータの制動時に、この両者の回路を
スイツチングを行う事により、回路には急激な電
流の変化が起こる。ところがモータのコイルはイ
ンダクタンスが大きいため、この電流の変化には
追従できずに、制御回路の低抗Rd＝（Ｒ＋R30）
コイルのインダクタンスＬによる時定数τ＝Ｌ／
Rdなる一次遅れの応答を示す。このとき検出抵
抗３０（Ｒ３０）の両端に発生する電圧は、第１
２図の径路４２の制動回路の時は零ボルトであ
り、径路４３に切り換えた瞬間コイル７は径路４
２で制動時の電流をそのまま流し続けようとする
ため、比較的高抵抗である検出３０の両端には一
瞬高い電圧が発生し、その後、前記の時定数τで
この高い電圧は減衰する。この時の検出抵抗３０
の端子電圧の一例を第１６図に示す。 この方式の特徴はロータ制動を行う回路の抵抗
値を切り換えるだけで制動時にモータが誘起する
電圧を増幅する事が可能であり、第１５図４５に
示す、連続的に誘起電圧を検出する場合のピーク
電圧の高圧の最大値が高々0.8V位であるのに対
し、４６に示す断続的に検出抵抗を接続する場合
では駆動回路の電源電圧（約1.5V）以上にも達
する事である。従つてこの様な電圧を検出する事
は極めて容易である。ところで第１５図からもわ
かる様に、通常駆動パルスのパルス幅がある程度
以上になると、誘起電圧の起伏が小さくなる現象
があるのでこの点に注意しなければならない。 以上、２種類のロータ動作検出回路の原理につ
いて述べたが、あくまでも本発明の要旨は、通常
駆動パルス幅の増減であり、ステツプモータの構
成、ステツプモータの動作検出回路は重要な要素
ではあるが、本明細書内に記述されたものに限定
されるものではない。 次に本発明の実施例について説明する。 第１７図は実施例のブロツク図である。 ９０は発振回路であり通常は32768Hzで発振す
る水晶振動子が用いられている。９１は分周回路
で、前記の発振周波数の場合フリツプフロツプ15
段で分周し、１秒のタイミンダを得ている。９７
は時計のリセツト入力で、リセツトされると分周
段は全てリセツトされる。９２は波形合成回路で
あり、分周回路９１によつて得られるフリツプフ
ロツプの出力から所望のパルスをNANDゲート、
NORゲート等で第１８図に示すタイムチヤート
の様に波形を合成する。この合成は論理的に容易
に回路設計が可能であるため、回路図は省略す
る。 第１９図は第１７図に示す駆動回路９４と検出
回路９５の回路図であり、入力端子T₁は第１７
図、制御回路９３の出力であり、T₁端子は
“Ｈ”（Highレベルの略）になつている間のみ、
ステツプモータ９６出力端子のどちらかが“Ｈ”
でどちらかが“Ｌ”（Lowレベルの略）となりス
テツプモータ９６に電流が流れる。T₂端子は第
１７図、制御回路９３の出力が入力され、T₂を
“Ｈ”とすると、その間だけフリツプフロツプ１
００のＱ，信号は、EX・ORに入力されている
ため、EX・ORの出力が、フリツプフロツプ１０
０の出力に対し否定論理となり、モータに流れる
電流の向を逆にできる。 この実施例では通常駆動パルスで非回転であつ
た場合補正パルスP₂で駆動し、続けてP₂とは逆向
のパルスP₃を再び印加している。これは一体ステ
ータ型モータでは、P₂で補正駆動を行なつた場
合、次の駆動パルスでは一体ステータの可飽和磁
路の磁気飽和時間が長くなり、実効パルス幅が短
かくなつてしまうため、P₂で補正駆動を行なつた
場合は、逆方向パルスP₃をステツプモータ９６の
コイルに印加することにより、次に駆動するパル
スの方向にステータを磁化し、一体部の飽和に要
する時間を短かくする。 入力端子T₃は第１７図の制御回路９３の出力
T₃が入力され、このパルスで、前に説明したロ
ータ回転後の誘起電圧検出方法により回転の検出
を行う。 １秒周期のパルスP₀をフリツプフロツプ（以下
Ｆ／Ｆと略す）１００に入力するとＦ／Ｆ１００
は1/2Hzを出力するＦ／Ｆとなり、その出力Ｑは
EX・OR１２１に出力はEX・OR１２２に入力
される。EX・OR１２１，１２２の他の入力端子
はT₂が入力され、EX・OR１２１の出力はNOR
ゲート１０２，１０３、EX・OR１２２の出力は
NORゲート１０４，１０５に各々接続されてい
る。 NOTゲート１０１の出力はNORゲート１０
３，１０４に入力されている。制御回路９３の出
力T₃はNOTゲート１２０を介し、NORゲート１
０２，１０５に入力される。 NORゲート１０２の出力はＮ MOS FET１
１５とNORゲート１０６の第一入力に接続され
る。 NORゲート１０３の出力はNOTゲート１２３
を介しステツプモータ駆動用Ｐ MOS FET１１
３の入力及びNORゲート１０６の第二入力に接
続される。 NORゲート１０４の出力はNOTゲート１２４
を介しステツプモータ駆動用Ｐ MOS FET１１
８の入力とNORゲート１０７の第一入力に接続
される。NORゲート１０５の出力はＮ MOS
FET１１６とNORゲート１０７の第二入力に接
続される。NORゲート１０６の出力はステツプ
モータ駆動用Ｎ MOS FET１１４に接続され、
NORゲート１０７はステツプモータ駆動用Ｎ
MOS FET１１９に接続される。 電源端子はＶ_DDは＋電源入力端子であり、Ｐ
MOS FET１１３，１１８のソースが接続されて
いる。 Ｎ MOS FET１１４，１１９はそのソースを
接地され、Ｐ MOS FET１１３，Ｎ MOS
FET１１４のドレンは互に接続されるととも
に、ステツプモータ９６のコイルの出力端子及び
検出用Ｎ MOS FET１１５のドレンと各々接続
されている。 Ｐ MOS FET１１８、Ｎ MOS FET１１９
は、そのドレンを互に接続され、更にステツプモ
ータ９６のコイルの他端出力端子及び検出用Ｎ
MOS FET１１６のドレンに接続されている。 Ｎ MOS FET１１５，１１６は、互にソース
電極を接続されその接続点は抵抗１１７の一端に
接続されている。また抵抗１１７の他端は接地さ
れている。 Ｎ MOS FET１１５，１１６、抵抗１１７の
前記接続点はまたコンパレータ１１０の＋入力に
接続されている。 又、この接続点T₀はロータの回転、非回転の
信号であり、コンパレータ１１０、抵抗１０８，
１０９、Ｎ MOS FET１１１は検出回路９５の
実施例であり、検出信号T₀が、Ｃ MOSゲート
回路のスレツシヨルド電圧でも十分検出可能のと
きは、Ｃ MOS NOTゲートを使用することも可
能である。 抵抗１０８は電源電圧Ｖ_DDに接続され他端は抵
抗１０９に接続されこの接続点はコンパレータ１
１０の−入力端子に接続される。抵抗１０９の他
端は検出禁止用Ｎ MOS FET１１１のドレンに
接続されソースを通じて接地される。又、コンパ
レータ１１０は接地端子がＮ MOS FET１１１
のドレンに接続されソースを通じて接地される。 コンパレータ１１０の出力の端子１１２に信号
T₄が出力され、制御回路９３に入力される。 又、本発明の検出回路９３に用いたコンパレー
タは、Ｃ MOSで構成されるコンパレータであ
り動作を簡単に説明する。 第２０図はコンパレータ１１０の一実施例であ
り第２０図ａは詳細説明図、第２０図ｂはブロツ
ク図である。 端子１６４は“＋”入力端子、端子１６５は
“−”入力端子、端子１６６は出力端子、端子T₃
はイネブル（Enable）端子である。 この機能をまとめると第１表の様になる。

【表】 Ｖ_DDは電源端子であり、Ｐ MOS FET１６
０，１６２のソース電極と各々接続されている。 Ｐ MOS FET１６０はそのゲート、ドレン電
極を接続され、その接続点はＰ MOS FET１６
２のゲート及びＮ MOS FET１６１のドレンに
各々接続されている。 Ｎ MOS FET１６１のゲート端子１６４に接
続され、そのソースはＮ MOS FET１１１のド
レンに接続されている。 Ｐ MOS FET１６２のドレンは、Ｎ MOS
FET１６３のドレン及び出力端子１６６に接続
されている。 Ｎ MOS FET１６３のゲートは端子１６５に
接続され、そのソースは、Ｎ MOS FET１６１
のソースと共にＮ MOS FET１１１のドレンに
接続されている Ｎ MOS FET１１１は、そのソースを接地さ
れ、ゲートは端子T₃に接続されている。また、
Ｎ MOS FET１６１と１６３の特性は互いに等
しく、さらにＰ MOS FET１６０と１６２の特
性は互いに等しく構成されている。 以上の様な構成のコンパレータについてその動
作も説明すると、イネーブル端子P₃が“Ｌ”の
時、Ｎ MOS FET１１１はオフし、コンパレー
タは動作しない。 端子T₃が“Ｈ”になるとＮ MOS FET１１
１はONしコンパレータ動作する。又、本実施例
では検出信号の閾値電圧を抵抗１０８，１０９の
分圧電圧で得ているため、常時電流を流していて
は、電力の消費があるので、Ｎ MOS FET１１
１でパルスT₃が“Ｈ”になつたときのみ、電流
が流れる様にして、回路の低電流化を図つてい
る。 端子１６４に入力電圧V₁を印加すると、接続
点１６８の電位、電流は第２１図ａのようにな
る。 第２１図ａに於て、Ｖ１６８は端子１６８の電
位、Ｉ１６８は端子１６８を流れる電流である。 Ｐ MOS FET１６２のゲートには、上記Ｖ１
６８が印加されるため、その飽和電流はＩ１６８
に等しくなる。 その様子を第２１図ｂ１６２の特性に示す。 一方、端子１６５に印加する電圧をV₂とする
とV₂＞V₄の時Ｎ MOS FET１６３の飽和電流
はＩ１６８より大きくなる。 したがつて、出力端子１６６の電位Ｖ１６６は
“Ｌ”レベルに近くなる。 その様子を第２１図ｂ動作点Ｘで示す。 反対にV₂＜V₁の場合出力Ｖ１６６は“Ｈ”レ
ベルとなり、その様子を第２１図bYで示す。 したがつてその機能をまとめると第１表の如く
なる。 第２２図は第１７図に於ける制御回路９３の回
路例である。 検出回路９５からの出力信号T₄はSR−Ｆ／Ｆ
１４０のセツト入力端子Ｓに入力される。波形合
成回路９２からの信号P₁はSR−Ｆ／Ｆのリセツ
ト入力端子Ｒ、バイナリカウンタ１４３のクロツ
ク入力端子、ANDゲート１５６の入力端子、
NOTゲート１５７を介してSR−Ｆ／Ｆ１５８の
リセット端子Ｒに入力される。ANDゲート１４
１は、波形合成回路９２の出力信号P₂とSR−
Ｆ／Ｆ１４０の出力が入力される。ANDゲー
ト１４２は、波形合成回路９２の出力P₃とSR−
Ｆ／Ｆ１４０の出力が入力され出力信号はT₂
として駆動回路に入力される。ANDゲート１５
９は波形合成回路の出力P₅とSR−Ｆ／Ｆの出力
が入力されその出力信号T₃は駆動回路９４に
入力される。 バイナリカウンタ１４３は、実施例では４段の
フリツプフロツプで構成されており、各段の出力
信号はANDゲートに入力される。ORゲート１４
５はANDゲート１４４の出力とANDゲート１４
２の出力が入力される。ANDゲート１４６はSR
−Ｆ／Ｆ出力とNANDゲート１４７の出力が入
力される。アツプダウンカウンタ１４８はＵ／Ｄ
入力（アツプダウン制御入力）にはANDゲート
１４６の出力、クロツク入力ＣにはORゲート１
４５の出力が入力される。実施例ではアツプダウ
ンカウンタ１４８は３段のフリツプフロツプを有
しており、出力Q₁，Q₂，Q₃はそれぞれNANDゲ
ート１４７に入力され、又、それぞれ、EX・OR
ゲート１５０，１５１，１５２に入力される。
ANDゲート１５６は波形合成回路９２の出力
P₄，P₁ならびにSR−Ｆ／Ｆの出力が入力され
る。バイナリカウンタ１４９は、クロツク入力Ｃ
にはANDゲート１５９の出力が入力され、リ
セット入力ＲにはSR−Ｆ／Ｆ１５８のＱ出力が
入力される。実施例ではバイナリカウンタ１４９
は３段フリツプフロツプで構成されその各々の出
力Q₁，Q₂，Q₃はORゲート１５４に入力されると
ともに、EX・ORゲート１５０，１５１，１５２
にそれぞれ入力される。NORゲート１５３は、
EX・ORゲート１５０，１５１，１５２の出力が
入力され、その出力はSR−Ｆ／Ｆ１５８のセッ
ト入力Ｓに入力される。ORゲート１５５には、
ANDゲート１４１の出力、ANDゲート１４２の
出力、ORゲート１５４の出力、波形合成回路９
２の出力P₀がそれぞれ入力され出力T₁は駆動回
路に入力される。 次に、実施例の動作説明を行う。 SR−Ｆ／Ｆ１４０はロータが回転の時は検出
信号T₄の入力によつてセット状態となりは
“Ｌ”となるため、ANDゲート１４１，１４２，
１４６，１５９の出力は全て“Ｌ”となる。この
ため、ANDゲート１５９の出力T₃は波形合成回
路の出力P₅信号は回転検出と同時に“Ｌ”信号と
なり以後検出回路は禁止される。又、アツプダウ
ンカウンタ１４８のＵ／Ｄ入力は“Ｈ”のとき
アップカウンタ“Ｌ”のときダウンカウンタとな
るため、ロータが回転しているときはダウンカウ
ンタとなる。 このとき、バイナリカウンタ１４３のクロツク
入力Ｃには１秒毎に波形合成回路から出力P₁が入
力されるため、実施例の様に、４段のフリツプフ
ロツプ構成の場合には16秒毎にANDゲート１４
４の出力は“Ｈ”となりORゲート１４５を介し
てアツプダウンカウンタ１４８のクロツク入力Ｃ
に入力され、アツプダウンカウンタ１４８のカウ
ント内容は16秒毎に１だけ減ぜられる。 一方、波形合成回路９２の出力P₄は2048Hzの信
号であるため、周期は約0.5ｍsecとなり、波形合
成回路９２の出力P₁が“Ｈ”のときのみ、AND
ゲート１５６を介してバイナリカウンタ１４９の
クロツク入力Ｃに入力される。実施例ではバイナ
リカウンタ１４９は３段のフリツプフロツプで構
成されている。EX・OR１５０，１５１，１５２
は、バイナリカウンタ１４９とアツプダウンカウ
ンタ１４８の出力の一致を常に監視しており内容
が一致したときEX・ORの出力は全て“Ｌ”とな
り、NORゲート１５３の出力は“Ｈ”となりSR
−Ｆ／Ｆ１５８をセット状態とし、出力Ｑは
“Ｈ”となりバイナリカウンタ１４９はリセツト
される。このためORゲート１５４の出力はアツ
プダウンカウンタのカウント数と0.5ｍsecの積だ
け時間幅の信号が“Ｈ”として出力される。 一方、検出回路９５の出力T₄が、検出の時間
内で一度も“Ｈ”信号がでなかつた場合ロータは
最初の駆動パルスでは回転できなかつたと判断さ
れ、SR−Ｆ／Ｆ１４０の出力は“Ｈ”の状態
を続ける。このため、ANDゲート１４１の出力
は波形合成回路９２からの出力T₂がそのままOR
ゲート１５５の出力としてモータの補正駆動を行
なう。又、ANDゲート１４２の出力は波形合成
回路９２の出力信号P₃が出力され、T₂信号とし
て駆動回路９４に入力され、このときは補正駆動
状態のステツプモータのコイルに流れる電流の方
向と逆向きの方向に電流が流れる様に制御すると
ともに、ORゲート１５５の出力T₁からも駆動回
路９４に入力されるため、ステツプモータ残留磁
気の影響を除くことができ一体ステータの場合の
可飽和磁路飽和時間の消去が行なわれる。更に
SR−Ｆ／Ｆ１４０に出力が“Ｈ”であるた
め、ANDゲート１４６の出力が“Ｈ”となりア
ツプダウンカウンタ１４８のＵ／Ｄ入力が“Ｈ”
となる。アツプダウンカウンタ１４８はアツプカ
ウンタにセツトされ、波形合成回路９２の出力P₃
がANDゲート１４２、ORゲート１４５を介し
て、アツプダウンカウンタ１４８のクロツク入力
Ｃに入力される。このためアツプダウンカウンタ
１４８のカウント内容は＋１となり次回に出力さ
れる駆動パルスの長さは0.5ｍsecだけ長くなる。
アツプダウンカウンタ１４８のフリツプフロツプ
の出力Q₁，Q₂，Q₃が全て“Ｈ”となり次にアツ
プ入力が入るとカウンタの内容は全て“Ｌ”とな
つてしまう。これを禁止するためにANDゲート
１４７の入力が全て“Ｈ”となつたとき、AND
ゲート１４６の出力を“Ｌ”としてアツプダウン
カウンタ１４８をダウンカウンタとして、全て
“Ｌ”となることを禁止している。 波形合成回路の出力P₀は通常駆動パルスの最低
パルス幅を決定するためにある。これはパルス幅
が、０ｍsecから開始されると、一定のパルス幅
で駆動するまで、エネルギーのロスが大きいため
であり、実施例では最低駆動パルス幅を約1.9ｍ
secに設定してある。 アツプダウンカウンタ１４８は分周回路９１が
リセツトされた場合にも、カウント内容はリセツ
トされず、リセツト解除後もリセット前の駆動パ
ルス幅から開始される。 ステツプモータの駆動パルスが、ステツプモー
タが回転できない程短かいパルス幅であるとき
は、通常駆動パルス幅では駆動できない。従つて
検出回路からの出力信号T₄は“Ｌ”の信号であ
るため、SR−Ｆ／Ｆ１４０出力は“Ｈ”とな
つており、補正駆動パルスとして波形合成回路９
２の出力信号P₂が、ステツプモータ９６に印加さ
れる。このパルス幅は、モータの最大トルクを保
証できる幅に設定される。実施例ではこの幅7.8
ｍsecである。そして波形合成回路９２の出力P₃
が入力されると、アツプダウンカウンタ１４８は
アツプカウンタになつているため、カウンタ内容
は＋１となる。従つて１秒目の駆動パルス幅が
1.9ｍsecであつた場合２秒目の通常駆動パルス
は、波形合成回路の出力T₁＝1.9ｍsecと0.5ｍsec
の長さ、つまり2.4ｍsecの長さの駆動パルスとな
る。 更に、このパルス幅で回転しきれないときは
7.8ｍsecの補正駆動を行ない、この7.8ｍsecと云
うパルス幅は、時計のカレンダー負荷等で輪列負
荷が重くなつた時、磁界中におかれた時、低温下
で電池内部抗が著るしく高くなつた時、電池寿命
末期で電池電圧が低下した場合でも安定してステ
ツプモータが駆動できるパルス幅として設定され
ている。その後波形合成回路９２の出力T₃でア
ツプダウンカウンタのカウンタを２に設定する。
３秒目では通常駆動パルスの長さは2.9ｍsecとな
る。もし、このパルス幅で回転できないときは同
じ動作をくり返し、通常駆動パルス幅はロータが
回転できる限界に近いパルス幅で駆動を行なえ
る。ところが、バイナリカウンタ１４３にカウン
タ内容が16となつたとき、ANDゲート１４４の
出力が“Ｈ”となり、アツプダウンカウンタ１４
８の内容は−１となる。このため、例えば3.4ｍ
secで通常駆動を行なつていた場合、次の通常駆
動パルスは2.9ｍsecとなる。 従つて、2.9ｍsecで回転できる場合はこのまま
2.9ｍsecで駆動を続けるが、2.9ｍsecでは回転し
きれない場合には、2.9ｍsecで駆動し、非回転で
あることを検出し、補正駆動パルスでロータを回
転させ、アツプダウンカウンタの内容を＋１し次
の通常駆動パルスの長さは再び3.4ｍsecとなる。 又、カレンダー体の腕時計の場合１日のうち約
６時間カレンダー送りのために、負荷が大きくな
る。この場合も、通常3.4ｍsecで駆動していたも
のがカレンダー送り時のみ、3.9ｍsec，4.4ｍsec
というパルスで駆動できる様になり、一度長くな
つたパルスは16秒後に0.5ｍsecずつ短かくして駆
動し、常にロータが回転できるぎりぎりの駆動パ
ルス幅で駆動できることになり、モータの消費電
力は最低の状態で時計を駆動できる様になる。 実施例ではバイナリカウンタ１４３はフリツプ
フロツプ４段のバイナリカウンタであるため、16
秒に１回は通常駆動パルスと補正駆動パルスが、
同時に出ることになる。このため、更に低電力化
をねらう場合、バイナリカウンタ１４３の段数を
更に増すことにより、通常駆動パルスと、補正駆
動パルスが１秒内に両方発生する率を少なくでき
る。 ところがあまりカウンタの段数を増しすぎる
と、負荷が大きくなり、通常駆動パルス幅が長く
なつてしまつた後、負荷が小さくなつたときにも
とのパルス幅にもどるために時間がかかつてしま
う。 このため、このバイナリカウンタの段数はあま
り多すぎても無意味になる。 次に、本発明の実施例の実験結果を示す。使用
した腕時計は、カレンダーおよび曜日付の男持タ
イプであり、モータはロータの直径が1.25mm、厚
味が0.5mm、ステータとロータとの間隔が0.325
mm、コイルの抵抗が3KΩ、コイルの巻数が
10.000ターンである。 第２表は、各パルスでモータを駆動した時の電
流と分針で測つた出力トルクの実験値およびこの
モータを上記の腕時計に組込んで、腕時計を１日
分動かした時に、P₁の各パルスとP₂がどの位の割
合で発生したかを測定した結果を示したもので、
この場合、P₁のあるパルスが64パルス連続してモ
ータに供給された時に、パルス幅を１ステツプ短
かくなるように設定して実験を行なつた。

【表】 すなわち、第２表の各パルス発生割合と電流の
積の和が、この腕時計の１日の平均電流である。
計算の結果、この値は0.58μＡであつた。このモ
ータは6.8ｍsecのパルス幅で駆動されるように本
来設計されていたのであるが、本発明による電子
時計は従来の電子時計と変わらない性能を持つて
いるにもかかわらず、電流が1.518μＡから0.58
μＡへと62％も低下しており、カレンダーおよび
曜日付の１秒運針時計としては、まさに画期的な
電子時計であると云える。 以上説明の様に、本発明では、全てＣ MOS
ICに内蔵できる構成要素からなり、常に、従来
のステツプモータを、駆動できるパルス幅の限界
値で駆動するため、何らコストアツプの要因がな
く、従来のモータを最低の消費電力で駆動できる
様になり、薄型化、小型化、ローコスト化をめざ
す腕時計にとつて効果は非常に大である。 なお、本実施例では、一体ステータ型モータで
説明を行なつたが、従来から時計用として用いら
れている二本ステータ型モータを含む他のモータ
でもこの効果は何ら変ることがなく同様に大きな
効果がある。

【図面の簡単な説明】

第１図は一般的なアナログ表示式電子腕時計の
表示機構の一例、第２図は従来の電子腕時計の回
路構成例、第３図はステツプモータの駆動電流波
形の一例、第４図は本発明による駆動パルス列の
一例、第５図、第６図、第７図はロータの動作検
出の一原理の説明図、第８図はステツプモータの
駆動電流波形の一例、第９図と第１０図はロータ
の動作検出回路の一例と、検出電圧波形の一例、
第１１図と第１３図はロータ駆動後のロータの回
転角と誘起電圧の関係、第１２図は他の原理によ
るロータの動作検出回路の一例、第１４図は駆動
パルス幅を種々変化させた時の電流波形と誘起電
圧波形、第１５図は駆動パルス幅を、その後の誘
起電圧のピーク電位の関係を示すグラフ、第１６
図はロータの動作検出誘起電圧波形の一例、第１
７図は本発明の一実施例のブロツク図、第１８図
は本実施例に必要なパルスのタイムチヤート、第
１９図は駆動回路と検出回路の構成例、第２０図
ａ，ｂはコンパレータの詳細構成図及びブロツク
図、第２１図ａ，ｂはコンパレータの動作説明
図、第２２図は制御回路の構成例である。 １……ステータ、６……ロータ、７……コイ
ル、１０……水晶発振回路、１１……分周回路、
１２……パルス合成回路、１３ａ，１３ｂ……駆
動用インバータ、９０……発振回路、９１……分
周回路、９２……波形合成回路、９３……制御回
路、９４……駆動回路、９５……動作検出回路、
９６……ステツプモータ。

Claims (1)

1. 【特許請求の範囲】 １ 時計針を運針するステツプモータと、時間信
   号を作る基準信号発生手段と、該基準信号発生手
   段の出力を合成して最小実効電力駆動パルス及び
   最大実効電力駆動パルスが存在する複数の異なつ
   た実効電力を有する駆動パルス群を作る波形合成
   回路と、該駆動パルス群のうちのいずれか一つを
   時間信号に同期してステツプモータに供給する駆
   動回路と、ステツプモータの回転状態を検出する
   検出回路と、検出回路の出力に応じて駆動回路を
   制御する制御回路よりなる電子時計において、該
   検出回路は駆動パルスが供給された後ステツプモ
   ータの非回転を検出して非回転信号を発生し、該
   制御回路は非回転信号に応答して非回転時の駆動
   パルスより一つ上の大きさの実効電力を有する駆
   動パルスを駆動回路に供給し所定期間非回転信号
   が発生しないときはそれまでの駆動パルスより一
   つ下の大きさの実効電力が有する駆動パルスを供
   給する手段を有することを特徴とする電子時計。 ２ 最小実効電力駆動パルスは、ステツプモータ
   の負荷が最も軽い状態にあるときに限りステツプ
   モータを回転できる電力を有する特許請求の範囲
   第１項記載の電子時計。 ３ 最大実効電力駆動パルスの電力値は補正パル
   スの電力値以下である特許請求の範囲第１項記載
   の電子時計。