JPS6115202A - 数値制御装置 - Google Patents
数値制御装置Info
- Publication number
- JPS6115202A JPS6115202A JP59134607A JP13460784A JPS6115202A JP S6115202 A JPS6115202 A JP S6115202A JP 59134607 A JP59134607 A JP 59134607A JP 13460784 A JP13460784 A JP 13460784A JP S6115202 A JPS6115202 A JP S6115202A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- area
- data
- program
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/408—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by data handling or data format, e.g. reading, buffering or conversion of data
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/36—Nc in input of data, input key till input tape
- G05B2219/36106—Cassette
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Numerical Control (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、数値制御装置（以下ＮＧ装置という）のプロ
グラムデータをＲＯＭ化する技術に関するものである。
グラムデータをＲＯＭ化する技術に関するものである。
従来この種の装置として第２図に示すものがあった。（
１）はＮＣ制御回路（２）を制御するための制御メモリ
領域（１１）とデータ （ＮＣ加ニブログラム、メツセ
ージ等）を格納するＲＡＭで構成されたプログラム領域
（１２）を有する記憶領域、（２）は上記プログラム領
域（１２）をＲＯＭ化するためのメモリＲＯＭ化回路（
２１）を有するＮＣ制御回路、（３）はカセットテープ
等の一時外部記憶媒体（４）と上記ＮＣ制御回路（２）
間に設けた入出力インターフェースであり、また、（５
）は入力部、（６）は出力部、（７）はキーボード、（
８）はＣＲＴをそれぞれ示す。
１）はＮＣ制御回路（２）を制御するための制御メモリ
領域（１１）とデータ （ＮＣ加ニブログラム、メツセ
ージ等）を格納するＲＡＭで構成されたプログラム領域
（１２）を有する記憶領域、（２）は上記プログラム領
域（１２）をＲＯＭ化するためのメモリＲＯＭ化回路（
２１）を有するＮＣ制御回路、（３）はカセットテープ
等の一時外部記憶媒体（４）と上記ＮＣ制御回路（２）
間に設けた入出力インターフェースであり、また、（５
）は入力部、（６）は出力部、（７）はキーボード、（
８）はＣＲＴをそれぞれ示す。
該構成を備える数値制御装置は、キーボード（７）から
入力されたデータ等を入力部（５）を経てＲＡＭで構成
されたプログラム領域（１２）に格納しておき、デパッ
ク修正を行った上ＲＡＭ内のデータを一時外部記憶媒体
（４）にセーブしておいて、プロダラム領域（１２）を
ＲＡ）ＩからＲＯＭに置き変えた後、ＮＣ制御メモリ領
域（１１）内のＲＯＭ化プログラムでカセットテープか
らＲＯＭ化させるものである。
入力されたデータ等を入力部（５）を経てＲＡＭで構成
されたプログラム領域（１２）に格納しておき、デパッ
ク修正を行った上ＲＡＭ内のデータを一時外部記憶媒体
（４）にセーブしておいて、プロダラム領域（１２）を
ＲＡ）ＩからＲＯＭに置き変えた後、ＮＣ制御メモリ領
域（１１）内のＲＯＭ化プログラムでカセットテープか
らＲＯＭ化させるものである。
また、ＲＯＭ化プログラムが起動されると、出力部（８
）を通しＣＲＴ本体（８）に、ＲＯＭ化に必要な手順及
びデータを表示する。
）を通しＣＲＴ本体（８）に、ＲＯＭ化に必要な手順及
びデータを表示する。
従来のＲＯ１ｌ化機能は以上のように構成されているの
で、ＲＯＭ化する場合には、かならずカセットデツキと
カセットテープのような外部記憶媒体が必要で、また、
一度カセットテープにセーブしてからＲＯＭ化するとい
う二度の作業を行なわなければならないなどの欠点があ
った。
で、ＲＯＭ化する場合には、かならずカセットデツキと
カセットテープのような外部記憶媒体が必要で、また、
一度カセットテープにセーブしてからＲＯＭ化するとい
う二度の作業を行なわなければならないなどの欠点があ
った。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、制御装置の外部にデータをバックア
ップできるＲＡＭカセットを接続させ、そのＲＡＭカセ
ットをプログラム領域のＲＡ）１エリアとして使用する
ことにより、カセットテープを使用せずにデータをＲＯ
Ｍ化できる数値制御装置を提供することを目的としてい
る。
になされたもので、制御装置の外部にデータをバックア
ップできるＲＡＭカセットを接続させ、そのＲＡＭカセ
ットをプログラム領域のＲＡ）１エリアとして使用する
ことにより、カセットテープを使用せずにデータをＲＯ
Ｍ化できる数値制御装置を提供することを目的としてい
る。
以下、本発明の一実施例を第１図について説明す０図に
おいて、（１）はメモリ領域で、その内部には、ＮＧ装
置などの制御を行なう制御プログラムを格納した制御メ
モリ領域（１１）、プログラムをＲｏｌｌ化するための
プログラムを格納したＲＯ）！ 御用領域（１４）と、
一時的にＲＡＭのアドレスを変更させるプログラムを格
納したアドレス変更領域とをイ帽している。 （２２＞
はアドレス変更領域（１３）に格納されたプログラムを
始動させるための設定回路、（４１）はＮＧ制御装置と
着脱自在で接続を離してもメモリを保持しているバック
アップ機能を持ったプログラムメモリＲＡＭカセットで
ある。また、（３１）は外部メモリ入出力インターフェ
ースを示す。
おいて、（１）はメモリ領域で、その内部には、ＮＧ装
置などの制御を行なう制御プログラムを格納した制御メ
モリ領域（１１）、プログラムをＲｏｌｌ化するための
プログラムを格納したＲＯ）！ 御用領域（１４）と、
一時的にＲＡＭのアドレスを変更させるプログラムを格
納したアドレス変更領域とをイ帽している。 （２２＞
はアドレス変更領域（１３）に格納されたプログラムを
始動させるための設定回路、（４１）はＮＧ制御装置と
着脱自在で接続を離してもメモリを保持しているバック
アップ機能を持ったプログラムメモリＲＡＭカセットで
ある。また、（３１）は外部メモリ入出力インターフェ
ースを示す。
なお、本発明では上記ＲＡＭ（４１）を第１のメモリと
称し、上記ＲＯに専用領域（１４）を第２のメモリと称
す。
称し、上記ＲＯに専用領域（１４）を第２のメモリと称
す。
」−記憶１図構成においては次のようにしてＲＯＭ化機
能を達成する。すなわち、キーボード（７）から入力さ
れ入力部を通してデータ等を外部メモリ人出力インター
フェース（３１）を通して外部のプログラムメモリＲＡ
）Ｉカセット（４＋）に一旦格納しておいて、デパック
修正を行なう、 ＲＯＭ化する時には、アドレス変更設
定回路（２２）でアドレス変更プログラムを起動させ、
一時的にＲＡＭ領域のアドレスを変更させておいて、制
御メモリ（１１）内のＲＯＭ化プログラムによってＲＡ
Ｍ領域のデータをプログラムメモリＲＯＭ専用領域（１
４）に書き込むものである。
能を達成する。すなわち、キーボード（７）から入力さ
れ入力部を通してデータ等を外部メモリ人出力インター
フェース（３１）を通して外部のプログラムメモリＲＡ
）Ｉカセット（４＋）に一旦格納しておいて、デパック
修正を行なう、 ＲＯＭ化する時には、アドレス変更設
定回路（２２）でアドレス変更プログラムを起動させ、
一時的にＲＡＭ領域のアドレスを変更させておいて、制
御メモリ（１１）内のＲＯＭ化プログラムによってＲＡ
Ｍ領域のデータをプログラムメモリＲＯＭ専用領域（１
４）に書き込むものである。
また、ＲＡＭ専用領域（４１）のメモリはバックアップ
されているために同種の他のＮＧ装置に接続してもデー
タの内容はそのまま使用が可能になる。
されているために同種の他のＮＧ装置に接続してもデー
タの内容はそのまま使用が可能になる。
なお、上記書込み終了後はＲＡｌｌＩカセツ）（４１）
（第１のメモリ）を数値制御装置から取りはずした、Ｒ
ＯＭ専用領域（１４） （第２のメモリ）のアドレスを
第１のメモリのアドレスと一致させる。
（第１のメモリ）を数値制御装置から取りはずした、Ｒ
ＯＭ専用領域（１４） （第２のメモリ）のアドレスを
第１のメモリのアドレスと一致させる。
以上のように本発明によれば、プログラムエリアのＲＡ
ＭエリアとＲＯ１’ｌエリアを別の場所に持っているよ
うに構成したので、ＲＡＭでデパック修正が完了した後
に、そのままＲＯＭ化ができ、またＲＡＭカセットを同
種の他のＮＧ装置に接続してもＲＯＭ化したプログラム
はＲＡＭの状態で有効なためそのまま使用が可能になる
。
ＭエリアとＲＯ１’ｌエリアを別の場所に持っているよ
うに構成したので、ＲＡＭでデパック修正が完了した後
に、そのままＲＯＭ化ができ、またＲＡＭカセットを同
種の他のＮＧ装置に接続してもＲＯＭ化したプログラム
はＲＡＭの状態で有効なためそのまま使用が可能になる
。
第１図は本発明の実施例による数値制御装置を示す構成
図、第２図は従来のＮＧ装置を示す構成図である。 （１）・・・メモリ領域、 （２）・・・制御回路、（
３）・・・外部機器との入出力インターフェース、（４
）・・・外部記憶媒体、（５）・・・入力部、（６）・
・・出力部、 （７）・・・キーボード、（８）・
・・ＣＲＴ、 （１１）・・・ＮＣ制御メモリ領
域、（１２）・・・プログラムメモリ領域（ＲＯＭ化、
ＲＡＭ共用）、 （１３）・・・アドレス変更メモリ領域、（１４）・・
・ＲＯＭ専用領域、（２１）・・・メモリＲＯＭ化回路
、（２２）・・・アドレス変更設定回路、（４１）・・
・ＲＡＭカセット。 なお、図中、同一符号は同−又は相当部分を示す。
図、第２図は従来のＮＧ装置を示す構成図である。 （１）・・・メモリ領域、 （２）・・・制御回路、（
３）・・・外部機器との入出力インターフェース、（４
）・・・外部記憶媒体、（５）・・・入力部、（６）・
・・出力部、 （７）・・・キーボード、（８）・
・・ＣＲＴ、 （１１）・・・ＮＣ制御メモリ領
域、（１２）・・・プログラムメモリ領域（ＲＯＭ化、
ＲＡＭ共用）、 （１３）・・・アドレス変更メモリ領域、（１４）・・
・ＲＯＭ専用領域、（２１）・・・メモリＲＯＭ化回路
、（２２）・・・アドレス変更設定回路、（４１）・・
・ＲＡＭカセット。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 制御データをメモリに記憶することができる数値制御装
置において、前記制御データを書込みまたは読出しする
ことができ、かつ前記制御装置に着脱自在となる第１の
メモリと、データ書込み動作させることによりデータを
書込むことができる第２のメモリと、前記データ書込み
制御によって前記第１のメモリに記憶された制御データ
を前記第２のメモリに書込む制御回路とを備えたことを
特徴する数値制御装置。 （２）前記第１のメモリを前記数値制御装置から取りは
ずした時、前記第２のメモリのアドレスを前記第１のメ
モリのアドレスと一致させることを特徴とした特許請求
の範囲第１項記載の数値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59134607A JPS6115202A (ja) | 1984-06-29 | 1984-06-29 | 数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59134607A JPS6115202A (ja) | 1984-06-29 | 1984-06-29 | 数値制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6115202A true JPS6115202A (ja) | 1986-01-23 |
Family
ID=15132351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59134607A Pending JPS6115202A (ja) | 1984-06-29 | 1984-06-29 | 数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6115202A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7815800B2 (en) | 2003-11-20 | 2010-10-19 | Kiyoshi Komatsu | Refuse/oil removing device and refuse/oil recovery bag |
-
1984
- 1984-06-29 JP JP59134607A patent/JPS6115202A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7815800B2 (en) | 2003-11-20 | 2010-10-19 | Kiyoshi Komatsu | Refuse/oil removing device and refuse/oil recovery bag |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59200327A (ja) | 周辺装置の制御方式 | |
| JPS6115202A (ja) | 数値制御装置 | |
| JPH02113488A (ja) | 磁気バブルメモリ装置 | |
| JPH0368275A (ja) | 画像記録装置 | |
| JPH0449451A (ja) | 電子ディスクサブシステム | |
| JPH03280143A (ja) | 電子ディスクサブシステム | |
| JPH05165731A (ja) | 二重化記憶装置 | |
| JPS6398722A (ja) | 磁気デイスク制御装置 | |
| JPH01240943A (ja) | データ内容復旧方式 | |
| JPH01233643A (ja) | データ転送制御装置 | |
| JPH0353318A (ja) | ２ポートメモリ | |
| JPH0614355A (ja) | 無中断ファイル更新システム | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPS61107048U (ja) | ||
| JPS6116322A (ja) | 表示端末装置におけるメモリ共有化方式 | |
| JPH052526A (ja) | データ処理装置 | |
| JPS60114954A (ja) | 超小形計算機 | |
| JPS6121549A (ja) | リフレツシユ兼デ−タ診断方式 | |
| JPH0341849B2 (ja) | ||
| JPS61112237A (ja) | デ−タ処理装置 | |
| JPH0541092A (ja) | 不揮発性メモリ | |
| JPS60176394A (ja) | サブメモリ設置方式 | |
| JPH07191954A (ja) | マイクロコンピュータシステム | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH0277934A (ja) | ラインバッファメモリ |