JPS6115179A - 液晶素子用基板の製造方法 - Google Patents
液晶素子用基板の製造方法Info
- Publication number
- JPS6115179A JPS6115179A JP59135332A JP13533284A JPS6115179A JP S6115179 A JPS6115179 A JP S6115179A JP 59135332 A JP59135332 A JP 59135332A JP 13533284 A JP13533284 A JP 13533284A JP S6115179 A JPS6115179 A JP S6115179A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- spacer material
- alignment film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業−1−の利用分野]
本発明は、液晶素子のうち、表示電極の0N10FF制
御を薄膜トランジスタ(TPT)で行わせる方式に関し
、かつ、上下基板のスペーサ材の配置方法あるいはスペ
ーサ材を配置したTPT基板に関する。
御を薄膜トランジスタ(TPT)で行わせる方式に関し
、かつ、上下基板のスペーサ材の配置方法あるいはスペ
ーサ材を配置したTPT基板に関する。
[従来の技術]
従来の薄膜トランジスタを備えた液晶表示素子(LCD
)について、一画素分の断面図側を第2図に示す。
)について、一画素分の断面図側を第2図に示す。
ガラス等の基板2上にゲート電極8を付け、絶縁膜7を
介して半導体層6を付けである。この−1−にソース線
(信号線)5とドレイン線4を配置し、かつ4は画素電
極3の一方と接触している。
介して半導体層6を付けである。この−1−にソース線
(信号線)5とドレイン線4を配置し、かつ4は画素電
極3の一方と接触している。
これらの上に液晶配向膜9を全面に塗布し、片側基板を
形成している。他方の基板lトには画素電極3と配向膜
9を配置し、これらを配向させてLCD周囲をエポキシ
樹脂等でシーリングし液晶を封入しである。
形成している。他方の基板lトには画素電極3と配向膜
9を配置し、これらを配向させてLCD周囲をエポキシ
樹脂等でシーリングし液晶を封入しである。
この時−F下基板1.2の間隔の制御は、通常グラスフ
ァイバーやプラスチックビーズ等をスペーサとして、片
側基板全体にばらまく方法がとられている。
ァイバーやプラスチックビーズ等をスペーサとして、片
側基板全体にばらまく方法がとられている。
しかしこの方法では第2図に示す画素電極3の上ばかり
ではなく、TFT上にもスペーサ材が配置されてしまい
、上下基板圧着の工程で、TPTそのものが破壊される
可能性がある(第2図の5又は4の表面での高さは、3
のそれより6000人〜1μm程度高いのが普通である
。)。
ではなく、TFT上にもスペーサ材が配置されてしまい
、上下基板圧着の工程で、TPTそのものが破壊される
可能性がある(第2図の5又は4の表面での高さは、3
のそれより6000人〜1μm程度高いのが普通である
。)。
よってこれを防止するためにホトレジ工程でスペーサ材
を形成させる方法すら用いられている。
を形成させる方法すら用いられている。
しかしこの方法では10g鵬程麻のスペーサを得る事が
困難であり、また何より工程が繁雑であるため量産性に
向かない。
困難であり、また何より工程が繁雑であるため量産性に
向かない。
[発明が解決しようとする問題点]
本発明は、上記の点に鑑みなされたものであって、簡単
な工程で、スペーサをTFT lに載せないでばらまく
ことができ、かつ液晶配向膜をも同時に形成することが
できる方法を提供することを目的とする。
な工程で、スペーサをTFT lに載せないでばらまく
ことができ、かつ液晶配向膜をも同時に形成することが
できる方法を提供することを目的とする。
[問題点を解決するための手段]
本発明によれば、TPTを備えた液晶素子用基板の製造
方法において、TPT−hにレジスト膜を形成する工程
と、スペーサ材を混有させた液晶配向膜を形成する工程
とその後レジスト膜を取除く工程とを有する事を特徴と
する液晶素子用基板の製造方法が提供される。
方法において、TPT−hにレジスト膜を形成する工程
と、スペーサ材を混有させた液晶配向膜を形成する工程
とその後レジスト膜を取除く工程とを有する事を特徴と
する液晶素子用基板の製造方法が提供される。
[作用]
本発明においては、TFT上にレジス)Illを形成し
、次いでスペーサ材を混合させた液晶配向膜形成用塗布
液を塗布することにより、液晶配向膜の形成とスペーサ
材のばらまきが同時に行なわれる。また、液晶配向膜を
形成した後、レジスト膜を取除くことにより、TFT上
の液晶配向膜とスペーサ材が同時に除去される。
、次いでスペーサ材を混合させた液晶配向膜形成用塗布
液を塗布することにより、液晶配向膜の形成とスペーサ
材のばらまきが同時に行なわれる。また、液晶配向膜を
形成した後、レジスト膜を取除くことにより、TFT上
の液晶配向膜とスペーサ材が同時に除去される。
し実施例]
次に図面に示す実施例を挙げて本発明を説明する。
第1図は本発明の一実施例の概略工程説明図で(1)〜
(4)は各工程を示す。通常TFTの半導体層上には、
汚染防止のため絶縁層が設けられているが、本図では省
略しである。
(4)は各工程を示す。通常TFTの半導体層上には、
汚染防止のため絶縁層が設けられているが、本図では省
略しである。
(1)片側基板上に画素電極とTPT素子を形成する。
(2)TPT素子上にレジストマスク21を付ける。
このレジストマスク21には後の配向膜付は工程で配向
膜の溶媒に溶かされないものが必要である。
膜の溶媒に溶かされないものが必要である。
レジストマスク21を形成するレジストとしては、種々
のものが使用可能であるが東京応化工業製ポジ型ホトレ
ジ“ス) 0DOR−1013が適当である。
のものが使用可能であるが東京応化工業製ポジ型ホトレ
ジ“ス) 0DOR−1013が適当である。
このレジストを全面に塗布し、第2図のゲート線8、ソ
ース線5、ドレイン線4をマスクとして背面から露光す
るセルフアライメント法を利用する9次にレジスト現像
液を通すと、TFT上及びソース線、ゲート線、ドレイ
ン線上にレジストマスク21が残ったパターンが得られ
る。
ース線5、ドレイン線4をマスクとして背面から露光す
るセルフアライメント法を利用する9次にレジスト現像
液を通すと、TFT上及びソース線、ゲート線、ドレイ
ン線上にレジストマスク21が残ったパターンが得られ
る。
(3)液晶配向膜形成用塗布液としてシランカップリン
グ剤(例えば信越化学工業 KBM−403など)の1
%エタノール溶液を使用し、これに平均粒径10gm+
φ位のスペーサ材を一定量(0,2重量%位)分散させ
る。次にこの液をスピンナーで前記基板に塗布後、10
0℃20分焼成する。こうするとスペーサ材23と液晶
配向膜22はTFT画素電極」−に一様に固定される。
グ剤(例えば信越化学工業 KBM−403など)の1
%エタノール溶液を使用し、これに平均粒径10gm+
φ位のスペーサ材を一定量(0,2重量%位)分散させ
る。次にこの液をスピンナーで前記基板に塗布後、10
0℃20分焼成する。こうするとスペーサ材23と液晶
配向膜22はTFT画素電極」−に一様に固定される。
(4)次に0υDR−10i3川剥離液に入れてTPT
等の1一部にあるレジストを除去すると、同時にその部
分の液晶配向膜22−1とスペーサ材23−1が除去さ
れる。
等の1一部にあるレジストを除去すると、同時にその部
分の液晶配向膜22−1とスペーサ材23−1が除去さ
れる。
(5)その後150℃30分シランカップリング剤を本
焼成後、ラビング処理を行う。
焼成後、ラビング処理を行う。
この工程によってスペーサ材は画素電極1−に限定され
、TFT J−又はソース、ゲート、ドレイン各線」−
には乗らないために、液晶素子の作成時の1−Fガラス
の圧着工程でこれら各部がスペーサ材によって破壊され
る事はない。
、TFT J−又はソース、ゲート、ドレイン各線」−
には乗らないために、液晶素子の作成時の1−Fガラス
の圧着工程でこれら各部がスペーサ材によって破壊され
る事はない。
なお、上記実施例においてレジストを露光するにあたり
セルフアライメント法を用いたが、別体のホトマスクを
用いて行ってもよい。
セルフアライメント法を用いたが、別体のホトマスクを
用いて行ってもよい。
また、液晶配向膜を形成する材料として、シランカンプ
リング剤の1%エタノール溶液を用いたが、チタン系カ
ップリング剤、ジルコニウム系カップリング剤等のカッ
プリング剤の溶液やポリイミド樹脂、ポリアミド樹脂、
ポリビニルアルコール等の合成樹脂の溶液を用いてもよ
い。
リング剤の1%エタノール溶液を用いたが、チタン系カ
ップリング剤、ジルコニウム系カップリング剤等のカッ
プリング剤の溶液やポリイミド樹脂、ポリアミド樹脂、
ポリビニルアルコール等の合成樹脂の溶液を用いてもよ
い。
スペーサ材としては、液晶配向膜を傷付けないという観
点から球状のものが好ましい、また、スペーサ材の部分
には液晶が存在しないことになリ、このため偏光軸を平
行にした一対の偏光板を使用したねじれネマチック液晶
モードの素子の場合ではその部分だけ光が通過する現象
が生じるので、スペーサ材としては青色、黒色等の着色
のあるビーズがtlfましい、又、この際ビーズとして
はガラスピーズに限らずプラスチックビーズやセラミッ
クビーズなとも用いることができる。
点から球状のものが好ましい、また、スペーサ材の部分
には液晶が存在しないことになリ、このため偏光軸を平
行にした一対の偏光板を使用したねじれネマチック液晶
モードの素子の場合ではその部分だけ光が通過する現象
が生じるので、スペーサ材としては青色、黒色等の着色
のあるビーズがtlfましい、又、この際ビーズとして
はガラスピーズに限らずプラスチックビーズやセラミッ
クビーズなとも用いることができる。
この様なスペーサ材23を配置したTPT基板は、第2
図に示す液晶素子で用いていたTPT基板に代えて使用
することができる。この際に使用する液晶10としては
特に限定されるものではないが、ディスプレー素子とし
て使用する場合にはねじれネマチンク液晶が適している
が、その他にゲスト−ホスト液晶やバイブ゛リッド液晶
などのモードを使用することができる。又、特開昭58
−1072165)公報に開示された非らせん構造のカ
イラルスメクティックC相又はH相の液晶を用いること
も可能である。この場合スペーサ材の平均粒径は21L
m程度が適している。
図に示す液晶素子で用いていたTPT基板に代えて使用
することができる。この際に使用する液晶10としては
特に限定されるものではないが、ディスプレー素子とし
て使用する場合にはねじれネマチンク液晶が適している
が、その他にゲスト−ホスト液晶やバイブ゛リッド液晶
などのモードを使用することができる。又、特開昭58
−1072165)公報に開示された非らせん構造のカ
イラルスメクティックC相又はH相の液晶を用いること
も可能である。この場合スペーサ材の平均粒径は21L
m程度が適している。
[発明の効果]
本発明は上記のようにTFT上にレジストIQを形成し
てからスペーサ材をg肩させた液晶配向膜を形成し、そ
の後レジスト膜を取除くのでTFT l−(すなわちレ
ジスト膜上)にスペーサ材が載った場合にもレジスト膜
の除去により確実にTFT l−からスペーサ材を取除
くことができる。また、スペーサ材を混有させた液晶配
向膜を形成するので、液晶配向膜の形成とスペーサ材の
ばらまきが同時に行なえる。
てからスペーサ材をg肩させた液晶配向膜を形成し、そ
の後レジスト膜を取除くのでTFT l−(すなわちレ
ジスト膜上)にスペーサ材が載った場合にもレジスト膜
の除去により確実にTFT l−からスペーサ材を取除
くことができる。また、スペーサ材を混有させた液晶配
向膜を形成するので、液晶配向膜の形成とスペーサ材の
ばらまきが同時に行なえる。
第1図は本発明の一実施例の概略工程説明図で、(1)
はTPT基板を示し、(2)はTFTJ−にホトレジパ
ターンが形成された状態を示し、(3)はスペーサ材を
混合した液晶配向膜を形成させた状態を示し、(4)は
レジスト膜を除去した状態を示す。第2図はTPT基板
を用いた液晶素子を示す概略断面図である。 ■、2・・・・・・ガラス基板、 3・・・・・・透明
電極。 4・・・・・・ドレイン電極、 5・・・・・・ソー
ス電極、6・・・・・・半導体層、 7・・・・・・
絶縁層、8・・・・・・ゲート電極、 9・・・・・
・液晶配向膜、lO・・・・・・液晶、 21・・・・
・・レジストマスク、22・・・・・・液晶配向膜、
23・・・・・・スペーサ材。
はTPT基板を示し、(2)はTFTJ−にホトレジパ
ターンが形成された状態を示し、(3)はスペーサ材を
混合した液晶配向膜を形成させた状態を示し、(4)は
レジスト膜を除去した状態を示す。第2図はTPT基板
を用いた液晶素子を示す概略断面図である。 ■、2・・・・・・ガラス基板、 3・・・・・・透明
電極。 4・・・・・・ドレイン電極、 5・・・・・・ソー
ス電極、6・・・・・・半導体層、 7・・・・・・
絶縁層、8・・・・・・ゲート電極、 9・・・・・
・液晶配向膜、lO・・・・・・液晶、 21・・・・
・・レジストマスク、22・・・・・・液晶配向膜、
23・・・・・・スペーサ材。
Claims (1)
- 薄膜トランジスタを備えた液晶素子用基板の製造方法に
おいて、薄膜トランジスタ上にレジスト膜を形成する工
程と、スペーサ材を混有させた液晶配向膜を形成する工
程とその後レジスト膜を取除く工程とを有する事を特徴
とする液晶素子用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59135332A JPS6115179A (ja) | 1984-07-02 | 1984-07-02 | 液晶素子用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59135332A JPS6115179A (ja) | 1984-07-02 | 1984-07-02 | 液晶素子用基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6115179A true JPS6115179A (ja) | 1986-01-23 |
Family
ID=15149287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59135332A Pending JPS6115179A (ja) | 1984-07-02 | 1984-07-02 | 液晶素子用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6115179A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106624A (ja) * | 1986-10-22 | 1988-05-11 | Fujitsu Ltd | 液晶表示パネル |
JPS6488520A (en) * | 1987-09-30 | 1989-04-03 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JPH01245223A (ja) * | 1988-03-26 | 1989-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 液晶パネル |
JPH02240637A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置の製造方法 |
JPH08211392A (ja) * | 1995-11-02 | 1996-08-20 | Fujitsu Ltd | 液晶表示パネル |
-
1984
- 1984-07-02 JP JP59135332A patent/JPS6115179A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63106624A (ja) * | 1986-10-22 | 1988-05-11 | Fujitsu Ltd | 液晶表示パネル |
JPS6488520A (en) * | 1987-09-30 | 1989-04-03 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JPH01245223A (ja) * | 1988-03-26 | 1989-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 液晶パネル |
JPH02240637A (ja) * | 1989-03-15 | 1990-09-25 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置の製造方法 |
JPH08211392A (ja) * | 1995-11-02 | 1996-08-20 | Fujitsu Ltd | 液晶表示パネル |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3472422B2 (ja) | 液晶装置の製造方法 | |
JP3278725B2 (ja) | 液晶表示素子の製造方法 | |
JP3930284B2 (ja) | 平面表示素子の製造方法 | |
JPH1138424A (ja) | 液晶表示パネル及びその製造方法 | |
JP4266057B2 (ja) | 液晶表示素子及び液晶表示素子の製造方法 | |
JP2001033790A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
JPS6115179A (ja) | 液晶素子用基板の製造方法 | |
KR20050069531A (ko) | 액정표시장치 | |
JPH11190859A (ja) | 液晶表示装置およびその製造方法 | |
JP2001133791A (ja) | 液晶表示装置 | |
JP4298055B2 (ja) | 液晶パネル及びその製造方法 | |
JP2001133790A (ja) | 液晶表示装置 | |
JP2004145084A (ja) | 液晶パネル及びその製造方法 | |
KR20070046421A (ko) | 액정표시패널 및 그 제조방법 | |
JPS6242122A (ja) | カラ−液晶表示装置およびその製造方法 | |
JP3065486B2 (ja) | 液晶表示装置の製造方法 | |
JPH04308816A (ja) | 反射型液晶表示装置及びその製造方法 | |
JPH06194672A (ja) | 液晶表示素子の製造方法 | |
JP3613807B2 (ja) | カラー偏光フィルタ及びこれを用いた液晶表示装置 | |
JPH063675A (ja) | 液晶表示素子とその製造方法 | |
KR0142052B1 (ko) | 액정표시장치 및 그 제조방법 | |
JPS6296925A (ja) | 液晶封入用セルの製造方法 | |
JPH08334774A (ja) | 液晶表示素子及びその製造方法 | |
JPS6024520A (ja) | 表示パネル | |
JP2001272663A (ja) | 液晶表示装置 |