JPS61150058A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS61150058A
JPS61150058A JP59279425A JP27942584A JPS61150058A JP S61150058 A JPS61150058 A JP S61150058A JP 59279425 A JP59279425 A JP 59279425A JP 27942584 A JP27942584 A JP 27942584A JP S61150058 A JPS61150058 A JP S61150058A
Authority
JP
Japan
Prior art keywords
data
memory
processor
system bus
memory bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59279425A
Other languages
English (en)
Japanese (ja)
Other versions
JPH0580697B2 (enExample
Inventor
Yoshio Kitamura
北村　義男
Hiroshi Takizuka
博志 瀧塚
Tadao Ishihara
石原　忠夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59279425A priority Critical patent/JPS61150058A/ja
Priority to CA000497467A priority patent/CA1254662A/en
Publication of JPS61150058A publication Critical patent/JPS61150058A/ja
Publication of JPH0580697B2 publication Critical patent/JPH0580697B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Processing Or Creating Images (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)
JP59279425A 1984-12-24 1984-12-25 デ−タ処理装置 Granted JPS61150058A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59279425A JPS61150058A (ja) 1984-12-25 1984-12-25 デ−タ処理装置
CA000497467A CA1254662A (en) 1984-12-24 1985-12-12 Image data processor system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59279425A JPS61150058A (ja) 1984-12-25 1984-12-25 デ−タ処理装置

Publications (2)

Publication Number Publication Date
JPS61150058A true JPS61150058A (ja) 1986-07-08
JPH0580697B2 JPH0580697B2 (enExample) 1993-11-10

Family

ID=17610897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59279425A Granted JPS61150058A (ja) 1984-12-24 1984-12-25 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS61150058A (enExample)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027157A (ja) * 1988-06-24 1990-01-11 Sharp Corp 高速文書編集装置
JPH05294343A (ja) * 1992-04-16 1993-11-09 Tomy Ltd 組立て式コンテナ
JP2008271477A (ja) * 2007-04-25 2008-11-06 National Institute Of Advanced Industrial & Technology モデム通信方法及びモデム装置
JP2022543151A (ja) * 2019-08-05 2022-10-07 サイプレス セミコンダクター コーポレーション 複数の異なるマスタによって不揮発性メモリに非干渉アクセスするためのメモリコントローラおよび関連するシステムならびに方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027157A (ja) * 1988-06-24 1990-01-11 Sharp Corp 高速文書編集装置
JPH05294343A (ja) * 1992-04-16 1993-11-09 Tomy Ltd 組立て式コンテナ
JP2008271477A (ja) * 2007-04-25 2008-11-06 National Institute Of Advanced Industrial & Technology モデム通信方法及びモデム装置
JP2022543151A (ja) * 2019-08-05 2022-10-07 サイプレス セミコンダクター コーポレーション 複数の異なるマスタによって不揮発性メモリに非干渉アクセスするためのメモリコントローラおよび関連するシステムならびに方法

Also Published As

Publication number Publication date
JPH0580697B2 (enExample) 1993-11-10

Similar Documents

Publication Publication Date Title
KR940005816B1 (ko) 데이타 처리장치
JPS61182157A (ja) 画像処理装置及び相互通信バス装置
JPS6362054A (ja) 多チャンネル・メモリ・アクセス回路
JPS59109965A (ja) デ−タ転送装置
US3703707A (en) Dual clock memory access control
CN1052562A (zh) 具有单比特置位和复位功能的主存储器插板
JPS61150058A (ja) デ−タ処理装置
JPS61151775A (ja) デ−タ処理装置
JPS61150060A (ja) デ−タ処理装置
US6483753B1 (en) Endianess independent memory interface
US6865635B1 (en) Access scheme for a collective resource using a plurality of states
CA1254662A (en) Image data processor system and method
JP2900699B2 (ja) 表示制御装置
JPS6367702B2 (enExample)
SU1762309A1 (ru) Устройство дл сопр жени двух процессоров
JPH036763A (ja) Ｄｒａｍ型メモリ装置間の高速データ転送方法
JP3304503B2 (ja) ２重系マルチプロセッサシステム
JPS6172351A (ja) デ−タ転送制御方式
JPS59135530A (ja) Ｄｍａによるメモリ読み出し方式
JPH04186449A (ja) 主記憶キーアクセス制御方式
JPH0322021A (ja) 画像出力装置
JPS6213690B2 (enExample)
JPH0766284B2 (ja) プログラマブルロジツクコントロ−ラ
JPH03232044A (ja) 主記憶バス
JPS582963A (ja) メモリ方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term