JPS61148877A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は配線植造に関し、主としてモリブデン・ゲート
ＭＯ８半導体装置のゲート・配線接続部を対象とする。

〔背景技術〕

ＭＯＳＦＥＴ　（金属酸化物半導体電界効果トランジス
タ）の微細化構造を実現するために、絶縁ゲート部にポ
リＳｉ　（シリコン）を用い、配線部分にはＡＱ　　（
アルミニウム）を用いたポリＳｉグー８ＭＯＳＦＥＴ技
術は既に知られている。（コロナ社発行「集積回路工学
（１）　Ｊ　、発行日、昭和５４年４月５日、Ｐ１４５
シリコンゲート）このようなポリＳｉの高耐熱性を利用
してソース・ドレイン領域をセルファラインで形成する
こと・により微細の電極構造が得られる。しかし、ゲー
ト自体の抵抗が大きくなり、スピー′ド、消費電力等デ
バイス的に及びシステム的に装置に高性能化が十分に達
成できないことが本発明者の検討により明らかになった
。

また、ゲート電極と配線となるＡＱとの接触抵抗も微細
化された電子装置においては無視できないことがわかっ
た。

そこで本発明者らは上記した点にかんがみ種々のゲート
電極構造について検討した結果、下記の技術を開発した
。

すなわら、第１２図に示すようにゲート電極３を高融点
金属であるＮｏ　（モリブデン）としてゲート電極自体
の抵抗を低減するものである。上記Ｎｏを使用するのは
、製造時に加える高温によってもゲート加工時の寸法精
度が変化しないこと、及び。

ゲート電極自体が低抵抗可能なためである。このＮｏゲ
ート電極３はＰＳＧ　（リンシリケートガラス）等の層
間絶縁膜４で覆い、その一部を窓関しで露出したＮｏ電
極３にム怠を直接蒸着（又はスパッタ）してＡｍ配線７
を設ける。

しかし、上記本発明者が開発したＮｏゲート技術のよう
な微細ゲートＭｏ５ＦＥＴにおいても、なおゲート３と
配線（ム鳳）７との接触抵抗が大きくなってしまうこと
が明らかとなった。

本発明者の検討によれば、ゲート電極となるＭ。

膜３はスパッタリング技術により形成するものである。

このスパッタリング技術によれば、Ｎｏ膜中に０２（酸
１７４）が吸蔵されることにより、Ａｍ配線形成時にＮ
ｏ中の０２とｈｔｔとが反応し合い、ＭｏとＡｍの界面
にａｍ、ｏ、（アルミナ）のごとき絶縁物の膜１２が形
成されると考えられる。

本発明は上記問題点を克服するためになされたものであ
る。

〔発明の目的、〕

本発明の一つの目的はＮｏゲートをＡｍ配線と接続部分
における接触抵抗を低減する配線構造を提供することに
ある。

本発明の他の目的はＮｏゲート半導体装置における高周
波特性の向上にある。

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面からあきらかになろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を説明すれば下記のとおりである。

すなわち、半導体基体上にＮｏからなるゲートと、この
ゲートを覆う絶縁膜と、この絶縁膜の開孔部を通して露
出するＮｏゲートに接続するム患からなる配線とを有し
、少なくとも上記絶縁膜の開孔部から露出するＮｏゲー
ト電極の一部表面に第３の金属を介在させるものであっ
て、これによりＮｏ膜中に含まれる０２のｌ膜内への移
動を阻止し、Ｎｏと＾Ωとの接触抵抗を低減させて前記
目的を達成するものである。

【実施例１〕 第１図は本発明の一実施例を示すものであって。

第１０図に示すＮｏゲートＭＯ８ＦＥＴにおけるＮ。

ゲートとＡｍ配線との接続部すなわちＩ−１’断面図で
ある。

ｌはＳｉ′基板、２はフィールド絶縁膜（Ｓｉ０２　）
、３はＮｏゲート、４は層間絶縁膜であるＰＳＧ　（リ
ン・シリケート・ガラス）膜である。Ｉ’ＳＧ膜の一部
にスルーホール（透孔）５があけられ、このスルーホー
ル５を通して露出するＮｏゲート３の表面及びＰＳＧ膜
４膜面表面たって薄い金属膜６を介在させてＡｊｌ配線
７が形成されている。

この薄い金属膜６はＰＳＧ膜４と接着性の良好な金属、
たとえばＣｒ　（クロム）　、　Ｔｉ　（チタン）ある
いはτａ（タンタル）、の中から選ばれた１である。

この金属層６はＮｏ膜中の酸素がｌと反応しないように
設けられている。この場合、金属層６は１、にり酸素と
の結合エネルギーが小さい金属である。よってこの金属
層６の存在によりＮｏ膜とＡｌＩ３とは極低抵抗となる
。

第３図乃至第９図は第１図に示したＭｏゲートＭＯ８Ｆ
ＥＴを製造するためのプロセスの工程断面図である。以
下各工程にそって詳述する。

（１）Ｓｉ基板（たとえばＰ−型Ｓｉ）の表面熱酸化に
より厚いフィールド酸化膜（Ｓｉ０２　）　２を形成し
、ホトエツチングによって能動領域表面の上記酸化膜を
取り除いた後にゲート熱ぼ化によって薄いゲート酸化膜
８を生成する。（第３図）（２）全面にＮｏをスパッタ
リングにより被着し、Ｎｏ膜３を形成した後、ホトエツ
チング技術によす所要とするパターンのＭｏゲート３を
形成する。

（第４図） （３）上記Ｍｏゲート３及びフィールド酸化膜２をマス
クに基板表面にドナ、たとえば＾Ｓ（ヒ素）イオンを打
込み熱処理を行って、ゲート電極に対してセルファライ
ン的にソース・ドレインのｎ型層９．９を形成する。（
第５図） （４）全面にＰＳＧ膜４をデポジットし、ホトエツチン
グによってこのＰＳＧ及びゲート酸化膜の一部を取除き
ソース・ドレインのコンタクト部を露出する。（第６図
） また、上記Ｎｏゲート３のチャネル方向と直角方向の延
長部上のＰＳＧ膜の一部を上記ホトエツチングによって
同時に取除きスルーホール５をあける。（第７図） （５）コンタクト部の上をマスク材（図示せず）で覆っ
た状態でＣｒ　（クロム）をスパッタして薄いＣｒ膜６
を形成する。この後、上記マスク材を取り除いた状態で
ＡＱを原着してｌｌ膜７を形成し、ホトエツチングによ
り所要パターンＡＱをエツチングする。次にＡＱ下部以
外のＣｒ膜６をエツチングにより除去し、ＡΩ配線を形
成する。（第８図）なお、Ｎｏ膜とＡＱ膜との間に介在
させる金属はＣｒ以外にＴｉ　（チタン）　、　Ｔａ　
（タンタル）を使用することができる。

ソース・ドレインコンタクト部分には第９図に示すよう
にＡＱＱ１０直接にスパッタすることによりソース・ド
レイン電極Ｓ、Ｄを形成する。

第１０図はＭｏゲート（実線３）、及びソース・ドレイ
ン拡散層（破線９）及びＡＱ配線（１点鎖線７）の配置
を示す平面図であって、同図Ａ−Ａ切断面が第８図に、
Ｂ−Ｂ切断面が第９図にそれぞれ対応する。

〔発明の効果〕

実施例１で説明した本発明によれば下記のように効果が
得られる。

（１）Ｎｏ膜（ゲート）とＡΩ配線との間にＣｒのごと
き第３の金属を介在させることにより、Ｍｏ膜中に含ま
れる０２のｌ膜への移動を阻止し、したがってＭｏ−Ａ
Ｑ界面にＡΩ２０３の形成される度合が小さくなり、Ｎ
ｏ−ＡＱの接触抵抗を低減し、Ｉ’Ｇ、Ｎｆ等の高周波
特性を向上することができる。

（２）ＣｒはＰＳＧに対する接着性が良好であることに
よりＰＳＧ表面に延在させた場合にもＡΩ膜の付着強度
を確保できる。

〔実施例２〕 第２図は本発明の他の一実施例を示すものである。

この第２図は第１０図のごときＭＯＳＦＥＴの■−Ｔ’
断面図に相当する。

注目すべきは、河。膜（ゲート）３の露出部分のみに金
属膜ｌｏを介在させ、この上にＡＱ配線７を形成しであ
る点にある。この場合、介在させる金属はＰＳＧとの接
着性を考慮に入れなくてよいから、４５０℃以下で金属
学的に低抵抗層を形成する材料であればよく、たとえば
Ｎｉ　にッケル）。

Ｃｕ　（銅）笠を使用する。これらの金属をＨｏｇの露
出部分に選択的に形成する手段として、無電解メッキ法
、リフトオフ法（ホトレジストを使用）が利用できる。

本実施例２におけるＭｏ−ＡＱの接触抵抗を低減できる
効果は実施例１の効果（１）で述べたとおりである。

〔実施例３〕 第１１図は本発明のさらに他の一実施例を示すものであ
る。この図は、第１０図に示される如きＭＯＳＦＥＴの
Ａ−Ａ’断面図である。

注目すべきは、Ｎｏ膜（ゲート）形成時にＮｏ膜３とに
０シリサイド（ＭｏＳｉ２　）膜１１の２層構造となっ
ている点にある。

このＭｏＳｉ２は酸化しにくく、比抵抗も低く、かつＡ
Ｑとの接触抵抗が低いことにより、介在金属膜としてす
ぐれた効果をもたらすことができる。

なお、ゲートにに０以外にＷ（タングステン）を使う場
合はＷ　Ｓ　ｉ　２との２層構造をとることになる。

以上本発明者によってなされた発明をいくつかの実施例
にもとづき具体的に説明したが１本発明は上記実施例に
限定されるものでは−なく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。

たとえば、ゲート金属として、Ｎｏ以外に他の高融点金
属Ｗ（タングステン）　、Ｔｉ　（チタン）を使用する
ことができる。

層間絶縁膜としてはＰＳＧ以外に、ＣＶＤ　（気相化学
４′ｌａ）　法に：、ヨ６’５ｉ０２　、Ｓｉ３　Ｎ４
またはこれらの積層膜、ポリイミド系樹脂などの高耐熱
性有機樹脂を使用することができる。

（利用分野〕 本発明は高融金属をゲートに使用したＭＯＳＦＥＴの単
体、ＩＣ，ＬＳＩ、ＵＬＳＩに応用することができる。

本発明はとくに単体訃ゲートＭＯ８ＦＥＴに利用して有
効である。

本発明はＮｏ配線とムａ配線との接続部を有するプリン
ト配線などの電子装置にも応用することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示す半導体装置の断面図、 第２図は本発明者の実施例を示す半導体装置の断面図。 第３図から第９図は本発明の一実施例を示し、半導体装
置のプロセスの工程断面図である。 第１θ図は第８図及び第９図に対応する半導体装置の平
面図である。 第１１図は本発明の他の一実施例を示す半導体装置の断
面図。 第１２図は従来のＮｏゲート半導体装置の一例を示す断
面図である。 ■・・・半導体基板、２・・・フィールド酸、３・・・
Ｎｏゲート、４・・・ＰＳＧ膜、５・・・スルーホール
、６・・・介在金属膜、７・・・Ａｊｌ配線、８・・・
ゲート酸化膜、９・・・ソース・ドレイン層、１０．１
１・・・介在金属膜。 １２・・・絶縁物の膜（Ａｌｔｏｓ） 第　　１　　図 第　　２　　図 第　　３　　図 〃 第　　６　　図 第　　９　　図 第１０図

Claims (1)

1. 【特許請求の範囲】 １、基体上に高融点金属からなる第１層配線と、この第
   １層配線を覆う絶縁膜と、この絶縁膜の開孔部を通して
   露出する第１層配線に接続するアルミニウムからなる第
   ２層配線とを有し、少なくとも上記絶縁膜の開孔部から
   露出する第１層配線表面と上記第２層配線との間に第３
   の金属からなる薄膜を介在させることを特徴とする電子
   装置。 ２、上記第３の金属からなる薄膜は上記絶縁膜との接着
   性の良い金属からなり、上記絶縁膜と第２層配線との間
   にも介在させる特許請求の範囲第１項に記載の電子装置
   。 ３、上記第１層配線はＭＯＳ半導体装置におけるゲート
   電極である特許請求の範囲第１項又は第２項に記載の電
   子装置。 ４、上記高融点金属はモリブデン、タングステン、チタ
   ンの中から選ばれた一つである特許請求の範囲第１項に
   記載の半導体装置。