JPS61148860A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61148860A JPS61148860A JP27116584A JP27116584A JPS61148860A JP S61148860 A JPS61148860 A JP S61148860A JP 27116584 A JP27116584 A JP 27116584A JP 27116584 A JP27116584 A JP 27116584A JP S61148860 A JPS61148860 A JP S61148860A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- semiconductor integrated
- integrated circuit
- circuit device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板電位発生回路を内蔵した半導体集積回
路装置に関するものである。
路装置に関するものである。
半導体集積回路装置において、基板電位と基準電位との
間で放電を行なわせる放電回路として、従来、第３図に
示すものがあった。＄３図において、ＶＢＢは基板電位
の配線、ＧＮＤは基準電位である接地電位の配線、Ｑ３
１〜Ｑ３′５は電界効果トランジスタで、トランジスタ
Ｑ３１のソースは基板電位の配線ＶＢＨに、トランジス
タ３１〜Ｑ３４のゲート及びドレインは各々トランジス
タＱ３２〜Ｑ３５のソースに、トランジスタＱ３５のゲ
ート及びドレインは接地電位の配線ＧＮＤにそれぞれ接
続されており、以上のようにして放電回路１が構成され
ている。
間で放電を行なわせる放電回路として、従来、第３図に
示すものがあった。＄３図において、ＶＢＢは基板電位
の配線、ＧＮＤは基準電位である接地電位の配線、Ｑ３
１〜Ｑ３′５は電界効果トランジスタで、トランジスタ
Ｑ３１のソースは基板電位の配線ＶＢＨに、トランジス
タ３１〜Ｑ３４のゲート及びドレインは各々トランジス
タＱ３２〜Ｑ３５のソースに、トランジスタＱ３５のゲ
ート及びドレインは接地電位の配線ＧＮＤにそれぞれ接
続されており、以上のようにして放電回路１が構成され
ている。
次に動作について説明する。
トランジスタＱ３５のドレイン及びゲートは接地電位配
線ＧＮＤに接続されているので、トランジスタＱ３５の
ソースはトランジスタＱ３５の作用により接地電位より
もトランジスタＱ３５のしきい値電圧だけ低い電位にな
るまで充電される。
線ＧＮＤに接続されているので、トランジスタＱ３５の
ソースはトランジスタＱ３５の作用により接地電位より
もトランジスタＱ３５のしきい値電圧だけ低い電位にな
るまで充電される。
同様に、トランジスタＱ′３４のドレイン及びゲートは
トランジスタＱ３５のソースに接続されているので、ト
ランジスタＱ３４のソースはトランジスタＱ３４の作用
によりトランジスタＱ３５のフェス電位よりもトランジ
スタＱ３４の□しきい値電圧だけ低６゛電位９な千まで
充電される・以Ｔ同様にしてトランジスタＱ３１のソー
スはトランジスタＱ３２のソース電位、よりもトランジ
スタＱ、３１のしきい値電圧だけ低い電位になるまで充
電される。従って基板電位の配線ＶＢＢは接地電位の配
線ＧＮＤよりもトランジスタＱ３１〜Ｑ３５のしきい値
電圧の合計骨だけ低い電位になるまで充電され、こうし
て基板電位は一定に保持される。
トランジスタＱ３５のソースに接続されているので、ト
ランジスタＱ３４のソースはトランジスタＱ３４の作用
によりトランジスタＱ３５のフェス電位よりもトランジ
スタＱ３４の□しきい値電圧だけ低６゛電位９な千まで
充電される・以Ｔ同様にしてトランジスタＱ３１のソー
スはトランジスタＱ３２のソース電位、よりもトランジ
スタＱ、３１のしきい値電圧だけ低い電位になるまで充
電される。従って基板電位の配線ＶＢＢは接地電位の配
線ＧＮＤよりもトランジスタＱ３１〜Ｑ３５のしきい値
電圧の合計骨だけ低い電位になるまで充電され、こうし
て基板電位は一定に保持される。
゛ 〔発明が解決しようとする問題点〕従来の半導体
集積回路装置は以上のように構成されているので、放電
回路の電流供給能力は一定であり、半導体集積回路装置
の動作によって基板電位が変動し、該基板電位を所定電
位まで充電するため辷必要とする電流が大きい場合には
、十分に電位を保つことができず、基板電位変動に起因
して装置の動作余裕度が減少するという問題があった。
集積回路装置は以上のように構成されているので、放電
回路の電流供給能力は一定であり、半導体集積回路装置
の動作によって基板電位が変動し、該基板電位を所定電
位まで充電するため辷必要とする電流が大きい場合には
、十分に電位を保つことができず、基板電位変動に起因
して装置の動作余裕度が減少するという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、半導体集積回路装置？動作による基板電位の
変動を小さくし、動作余裕□度を保、証できる半導体集
積回路装置を提供することを目的としている。
たもので、半導体集積回路装置？動作による基板電位の
変動を小さくし、動作余裕□度を保、証できる半導体集
積回路装置を提供することを目的としている。
この発明に、係φ半導体集積回路装置は、基板電位と基
準電位との間の放電回路に、半導体集積回路装置の動作
制御信号に応じて放電回路の電流量を制御するスイッチ
回路を設けるようにしたものである。
準電位との間の放電回路に、半導体集積回路装置の動作
制御信号に応じて放電回路の電流量を制御するスイッチ
回路を設けるようにしたものである。
この発明においては、□スイッチ回路が半導体集積回路
装置の動作制御信号によって制御され、放電回路は上記
スイッチ回路により半導体、集積回路装置の動作に適し
た電流供給能力に制御されるものである。
装置の動作制御信号によって制御され、放電回路は上記
スイッチ回路により半導体、集積回路装置の動作に適し
た電流供給能力に制御されるものである。
以下、本発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体集積回路装置を
示す０図において、Ｖ［Ｂは基板電位発生回路（図示せ
ず）によって基板電位ガ与えられる配線、ＧＮＤは基準
電位の配線、Ｑｌ・１〜Ｑ１５は電界効果トランジスタ
で、トランジスタＱｌｌのソースは基板電位の配線ＶＢ
Ｂに、トランジスタＱ、１１〜Ｑ１４のゲート及びドレ
インはトランジスタＱ１２〜Ｑ１５のソースに、トラン
ジスタＱ１５のドレインは基準電位の配線ＧＮＤに、ト
ランジスタＱ１５のゲートは半導体集積回路装置の動作
制御信号φにそれぞれ接続されている。そして上記トラ
ンジスタＱｌｌ〜Ｑ１４は基板電位と基準電位との間で
放電を行なわせる放電回路１を構成しており、又トラン
ジスタＱ１５は半導体集積回路装置の動作制御信号φに
応じて放電回路１の電流量を制御す・るスイッチ回路２
を構成している。−〇こで上記動作制御信号φとしては
、例えば半導体集積回路装置がメモリの場合にはＲＡＳ
。
示す０図において、Ｖ［Ｂは基板電位発生回路（図示せ
ず）によって基板電位ガ与えられる配線、ＧＮＤは基準
電位の配線、Ｑｌ・１〜Ｑ１５は電界効果トランジスタ
で、トランジスタＱｌｌのソースは基板電位の配線ＶＢ
Ｂに、トランジスタＱ、１１〜Ｑ１４のゲート及びドレ
インはトランジスタＱ１２〜Ｑ１５のソースに、トラン
ジスタＱ１５のドレインは基準電位の配線ＧＮＤに、ト
ランジスタＱ１５のゲートは半導体集積回路装置の動作
制御信号φにそれぞれ接続されている。そして上記トラ
ンジスタＱｌｌ〜Ｑ１４は基板電位と基準電位との間で
放電を行なわせる放電回路１を構成しており、又トラン
ジスタＱ１５は半導体集積回路装置の動作制御信号φに
応じて放電回路１の電流量を制御す・るスイッチ回路２
を構成している。−〇こで上記動作制御信号φとしては
、例えば半導体集積回路装置がメモリの場合にはＲＡＳ
。
ＣＡＳ等のアドレス制御信号、あるいはチップセレクト
信号等がある。
信号等がある。
次に動作について説明する。
動作制御信号φが基準電位の配線ＧＮＤと同じ電位の場
合には、第３図に示す従来例と同じ動作となるので、放
電回路１の電流供給能力は従来と同じで、基板電位の配
線ＶＢＢは基準電位の配線ＧＮＤより・もトランジスタ
Ｑｌｌ〜Ｑ′１５のしきい値電圧の合計骨だけ低いレベ
ルに保持される。
合には、第３図に示す従来例と同じ動作となるので、放
電回路１の電流供給能力は従来と同じで、基板電位の配
線ＶＢＢは基準電位の配線ＧＮＤより・もトランジスタ
Ｑｌｌ〜Ｑ′１５のしきい値電圧の合計骨だけ低いレベ
ルに保持される。
動作制御信号φがトラン・ジスタＱ１５のしきい値電圧
より十分高い電位まで上昇すると、トランジスタＱ１５
は導通状態になり、トランジスタＱ１４のゲート及びド
レインが基準電位の配線ＧＮＤの電位まで上昇するため
、基板電位配線ＶＢＢと基準電位配線ＧＮＤ間の放電ト
ランジスタ数が減少したと同じ効果があり、放電回路１
の電流供給能力は大きくなる。
より十分高い電位まで上昇すると、トランジスタＱ１５
は導通状態になり、トランジスタＱ１４のゲート及びド
レインが基準電位の配線ＧＮＤの電位まで上昇するため
、基板電位配線ＶＢＢと基準電位配線ＧＮＤ間の放電ト
ランジスタ数が減少したと同じ効果があり、放電回路１
の電流供給能力は大きくなる。
以上のような本実施例の装置では、装置の動作制御信号
が高レベルの時、放電回路の電流供給能力を増大させる
ようにしたので、半導体集積回路装置が動作することに
より基板電位が低下しても、直ちにこれを所定電位に回
復させて一定に保持でき、その結実装置の動作余裕度を
保証できる。
が高レベルの時、放電回路の電流供給能力を増大させる
ようにしたので、半導体集積回路装置が動作することに
より基板電位が低下しても、直ちにこれを所定電位に回
復させて一定に保持でき、その結実装置の動作余裕度を
保証できる。
なお上記実施例では、スイッチ回路２の電界効果トラン
ジスタＱ１５のゲートが動作制御信号φに、ソースが放
電回路１の電界効果トランジスタＱ１４のゲート及びド
レインにそれぞれ接続されたものを示したが、第２図に
示すように、スイッチ回路２の電界効果トランジスタＱ
１５のソースを放電回路１を構成する電界効果トランジ
スタＱ２１のゲートに接続してもよく、この場合電界効
果トランジスタＱ２１のドレイン・ゲート間電圧が動作
制御信号φによって変調されるため、放電回路１の電流
供給能力を可変制御できるものである。また放電回路及
びスイッチ回路は電界効果トランジスタ以外の素子、例
えばバイポーラトランジスタ等で構成するようにしても
よい。
ジスタＱ１５のゲートが動作制御信号φに、ソースが放
電回路１の電界効果トランジスタＱ１４のゲート及びド
レインにそれぞれ接続されたものを示したが、第２図に
示すように、スイッチ回路２の電界効果トランジスタＱ
１５のソースを放電回路１を構成する電界効果トランジ
スタＱ２１のゲートに接続してもよく、この場合電界効
果トランジスタＱ２１のドレイン・ゲート間電圧が動作
制御信号φによって変調されるため、放電回路１の電流
供給能力を可変制御できるものである。また放電回路及
びスイッチ回路は電界効果トランジスタ以外の素子、例
えばバイポーラトランジスタ等で構成するようにしても
よい。
以上のように、この発明によれば、放電回路にスイッチ
回路を設け、装置の動作制御信号に応じて上記放電回路
の電流量を制御するようにしたので、装置の動作による
基板電位の変動を抑制でき、動作余裕度を保証できる効
果がある。
回路を設け、装置の動作制御信号に応じて上記放電回路
の電流量を制御するようにしたので、装置の動作による
基板電位の変動を抑制でき、動作余裕度を保証できる効
果がある。
第１図はこの発明の一実施例による半導体集積回路装置
の回路構成図、第２図はこの発明の他の実施例の回路構
成図、第３図は従来の半導体集積回路装置の回路構成図
である。 １・・・放電回路、２・・・スイッチ回路、Ｑｌｌ〜Ｑ
１５、Ｑ２１・・・電界効果トランジスタ、ＶＢＢ・・
・基板電位の配線、ＧＮＤ・・・基準電位の配線。 なお図中同一符号は同−又は相当部分を示す。
の回路構成図、第２図はこの発明の他の実施例の回路構
成図、第３図は従来の半導体集積回路装置の回路構成図
である。 １・・・放電回路、２・・・スイッチ回路、Ｑｌｌ〜Ｑ
１５、Ｑ２１・・・電界効果トランジスタ、ＶＢＢ・・
・基板電位の配線、ＧＮＤ・・・基準電位の配線。 なお図中同一符号は同−又は相当部分を示す。
Claims (3)
- （１）基板電位を発生する基板電位発生回路と、該基板
電位と基準電位との間で放電を行なわせる放電回路とを
備えた半導体集積回路装置において、該半導体集積回路
装置の動作制御信号に応じて上記放電回路の電流量を制
御するスイッチ回路を設けたことを特徴とする半導体集
積回路装置。 - （２）上記放電回路は、ゲートとドレインとが接続され
た複数の電界効果トランジスタを直列接続して構成され
、一端側に位置する電界効果トランジスタのソースが上
記基板電位に接続されたものであり、上記スイッチ回路
は、ソースが上記放電回路の他端側に位置する電界効果
トランジスタのゲート・ドレインに、ドレインが上記基
準電位に、ゲートが上記動作制御信号に各々接続された
電界効果トランジスタであることを特徴とする特許請求
の範囲第１項記載の半導体集積回路装置。 - （３）上記放電回路は、ソースが上記基板電位に、ドレ
インが上記基準電位に接続された電界効果トランジスタ
であり、上記スイッチ回路は、ソースが上記放電回路の
電界効果トランジスタのゲートに、ドレインが上記基準
電位に、ゲートが上記動作制御信号に接続された電界効
果トランジスタであることを特徴とする特許請求の範囲
第１項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27116584A JPS61148860A (ja) | 1984-12-21 | 1984-12-21 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27116584A JPS61148860A (ja) | 1984-12-21 | 1984-12-21 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61148860A true JPS61148860A (ja) | 1986-07-07 |
Family
ID=17496241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27116584A Pending JPS61148860A (ja) | 1984-12-21 | 1984-12-21 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61148860A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382929A2 (en) * | 1989-02-16 | 1990-08-22 | Kabushiki Kaisha Toshiba | Voltage regulator circuit |
| KR100755919B1 (ko) * | 2001-06-08 | 2007-09-06 | 홍면기 | 롤 테이프 자동절단기 |
-
1984
- 1984-12-21 JP JP27116584A patent/JPS61148860A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0382929A2 (en) * | 1989-02-16 | 1990-08-22 | Kabushiki Kaisha Toshiba | Voltage regulator circuit |
| KR100755919B1 (ko) * | 2001-06-08 | 2007-09-06 | 홍면기 | 롤 테이프 자동절단기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3806742A (en) | Mos voltage reference circuit | |
| US4435652A (en) | Threshold voltage control network for integrated circuit field-effect trransistors | |
| US4565932A (en) | High voltage circuit for use in programming memory circuits (EEPROMs) | |
| EP0055601A2 (en) | Buffer circuit | |
| JP2569777B2 (ja) | 入力信号切り換え回路 | |
| US4071784A (en) | MOS input buffer with hysteresis | |
| JPH02155492A (ja) | 半導体装置 | |
| EP0052504A1 (en) | Semiconductor buffer circuit | |
| KR900003834B1 (ko) | 반도체 집적회로 | |
| US4700124A (en) | Current and frequency controlled voltage regulator | |
| JPS61148860A (ja) | 半導体集積回路装置 | |
| US4042843A (en) | Voltage level adaption in MOSFET chips | |
| JPH1032481A (ja) | 論理回路 | |
| JPH0516119B2 (ja) | ||
| US4868484A (en) | Reference voltage generator using a charging and discharging circuit | |
| US4353104A (en) | Output interface circuits | |
| JPS5839117A (ja) | Ｍｏｓトランジスタ駆動回路 | |
| JP2707825B2 (ja) | 半導体集積回路装置 | |
| JPH0374056B2 (ja) | ||
| JP3105650B2 (ja) | 半導体集積回路装置 | |
| JPS62232210A (ja) | 集積装置用フイルタ回路 | |
| KR960005797Y1 (ko) | 반도체장치의 제어회로(control circuit of semiconductor device) | |
| JPH06204848A (ja) | インタ−フェ−ス回路 | |
| KR100280436B1 (ko) | 입력레벨에대한허용한계를갖는출력버퍼 | |
| JPH0491515A (ja) | 出力回路 |