JPS61143830A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマトリクス状に配置されたキースイッチを入力
装置とするデータ処理装置に関する。

特に、マトリクス状に配置されたキースイッチをセンス
するために改良された回路をもつデータ処塩装置ｉｄ関
するものである。

キースイッチをセンスする回路には、キースキャンデー
タを発生させるか、あるいは保持する機能を有する回路
が用いられている。すなわち、マトリクス状に配置され
たキースイッチのスキャン回路は従来第１図に示すよう
な構成が知られている。マトリクス状に配置されたキー
スイッチ１のマトリクスラインは、スキャンデータを発
生する回路２に接続されている。この回路２にはデータ
処理回路３に接続されているデータバス４が接続される
とともに、アドレスバス５がデコーダ６を介して接続さ
れている。回路２は、独自タイミングにしたがってマト
リクスラインの一方にスキャンデータを出力し、同時に
他方のマトリクスラインに見られるデータを読出してキ
ースイッチなセンスしている。キースイッチ１が押され
たことが検出されると、回路２はデータ処理回路３に対
し、キースイッチｌの押されたことをランタバス４を通
して知らせる。

また、マトリクス状に配置されたキースイッチのスキャ
ン回路は第２図に示すような構成も知られている。マト
リクス状に配置されているキースイッチ１の一方向のマ
トリクスラインは１回路７に接続され、他方向のマトリ
クスラインはスキャンデータを保持する回路９に接続さ
れている。との回路７には、データ処理回路３に接続さ
れたデータバス４に接続されるとともに、アドレスバス
５がデコーダ６を介して接続されている。同様に、回路
９には、データ処理回路３に接続されたデータバス４が
接続されるとともに、アドレスバス５がデコーダ８を介
して接続されている。

データ処理回路３から、マトリクスラインをスキャンす
るためのデータが、回路９に出力されると、回路９はそ
のデータを一時保持し、次のスキャンデータがデータ処
理回路３から出力されるまでに、マトリクスラインにス
キャンデータを出力する。データ処理回路３は他方のマ
トリクスラインのデータを回路７から読出し、キースイ
ッチｌをセンスする。

しかし、上記いずれの方法を用いた場合でも、キースイ
ッチのセンスを行うためにスキャンデータを保持、ある
いは発生させるための回路が必要となる欠点を有する。

すなわち、第１図の例ではアドレスに基いて起動される
スキャンデータ発生用の回路２が必要であシ、第２図の
例ではデータ処理回路３で作成され、そこから出力され
たスキャンデータを保持する回路９が必要である。従り
て、キースキャンのためには図のような余分な付加回路
をつけなければならなかった。

本発明はかかる余分な付加回路を必要とせず、非常に簡
単な回路でキースキャンを実行できるデータ処理装置を
提供することを目的とする。

本発明はキー入力信号に基いて処理を実行するデータ処
理回路が使用するアドレス空間のうちの一部のアドレス
信号をキースキャン信号として割り当て、その割り当て
られたアドレス信号を使ってキー人力マトリクス回路を
スキャンし、スキャン結果のキー信号をデータ処理回路
のデータ入力端へ転送することを特徴とするものである
。

本発明によれば、データ処理回路で使用されるアドレス
空間の一部をキースキャンのために割り当てることＫよ
りで、アドレス信号を使つてキー走査を可能としたもの
である。これＫよシ、従来必要とされていたスキャン信
号発生回路や保持回路を省略することができる。

本発明を図面に基づいて説明する。第３図は本発明の一
実施例の構成図である。上記データ処理回路３内のアド
レス空間のうち、キースイッチ１のスキャンラインと同
数の対応するキースキャン信号を発生できる数のアドレ
スがキースキャンのため割当てられている。キースイッ
チ群を含むキー入力回路１のスキャンラインはダイオー
ド１０ヲ介シてアドレスバス５の一部のビットに接続さ
れており、他のアドレスビットはアドレスバス５を介し
てデコーダ１１に接続されている。アドレスバス５はデ
ータ処理回路３のアドレス出力端に接続されている。デ
コーダ１１の出力は３ステートのバッファ１２に接続さ
れている。キースイッチ１の他方のマトリクスラインは
、このバッファ１２に接続されている。バッファ１２の
出力はデータバス４を介してデータ処理回路３に接続さ
れている。

このような構成において、データ処理回路３からのアド
レス信号のタイミングによって、バッファ１２を介して
どのキースイッチ１が操作されたかが認識される。なお
、上記実施例はアドレス信号をそのままスキャンライン
に入力しているが、これはデコーダドライバ回路を介し
て入力してもよい。

本実施例の動作を説明すると、デコーダ処理回路３のア
ドレス端子はその一部のビットがキー入力回路へ供給さ
れる。今、例えばキー走査線が図の如く６本であるとす
ると、最も右側のラインを走査するには左から１１１１
１０となる信号が各ダイオードに入力されるようなアド
レスがキースキャン用として用いられる。なお、右から
２番目、３番目、・・・・・・・・・６番目の各走査線
を選ぶには、１１１１０１．１１１０１１，１１０１１
１，１０１１１１゜０１１１１１となるアドレスがキー
スキャン用アドレスとして用いられることは容易に理解
できる。

かくして、各１本の走査線がセレクトされ、その走査線
上のキースイッチが操作されていると、対応するキー出
力線（横方向の信号線）はゝＯＩレベルとなる。キー操
作がなければ１１１のままである。このようにして見ら
れたキー入力信号は各走査線毎に並列にバッファ１２を
介してデータ処理回路３のデータ入力バス端子に供給さ
れ、データ処理回路３内で入力されたキー信号に対応す
るキーコードが作成される。

ここで、本例ではキー走査信号として１つのアドレスの
うちの数ビットを使用しているため、かかるアドレスが
処理回路で使用される毎にキースキャンが実行されると
とＫなる。しかしながら、アドレスの中には、キー走査
用としてではなく他の回路（例えばＲＯＭ、ＲＡＭ、Ｉ
ｌｏ等）をアクセスするためのアドレスがその一部のビ
ットがキースキャン用アドレスと一致する場合がありう
る。

このような場合、誤ったキー信号が入力されることにな
るが、これを防止するためにデコーダ１１が使用されて
いる。従りて、このデコーダ１１はキースキャン用アド
レスの他のビットをみて、それが本来キースキャン用と
して割り当てられたアドレスである時のみバッファ１１
を活性化するよう罠なされている。この結果、アドレス
がデコーダ１１で判別され、それがキースキャンアドレ
スである時のみキー信号がデータ処理回路３へ入力され
るのを許可するように制御される。

本発明によれば、キースイッチのキースキャンをするた
めのスキャンデータに、アドレス信号をその１ｔ、ある
いはデコーダドライバ回路を介して使用するので、スキ
ャンデータを発生、あるいは保持する丸めの付加回路が
必要でなく構造を簡単にすることができる。また、製造
も簡単化することができ、コストも安くすることができ
る等の効果を有する。

【図面の簡単な説明】

第１図は第１従来例の構成図。 第２図は第２従来例の構成図。 第３図は本発明一実施例の構成図。 １・・・キースイッチ、３・・・データ処理回路、４・
・・データバス、５・・・アドレスバス、１０・・・ダ
イオ−）’、１１・・・デコーダ、１２・・・バッファ
。 第　１　図 兄　２　口

Claims (1)

【特許請求の範囲】
1. データ処理回路で使用されるアドレス空間のうちの一部
   のアドレスをキースキャン用として割り当て、割り当て
   られたアドレスの一部のビットを使ってキースキャン信
   号をキー入力回路のキースキャン端子に与え、該キース
   キャン信号が与えられたキースキャン線上のキースイッ
   チの操作に対応するキー入力信号を前記データ処理回路
   のデータ入力端子へバッファ回路を介して転送するとと
   もに、該バッファ回路は前記キースキャン信号として使
   われるアドレスの一部のビット以外の他のアドレスビッ
   トを判読し、当該アドレスビットがキースキャン用とし
   て割り当てられたアドレスである時のみ前記バッファ回
   路を介してキー入力信号の入力を許可することを特徴と
   するデータ処理装置。