JPS61142738A - 単結晶基体へのイオン注入方法 - Google Patents

単結晶基体へのイオン注入方法

Info

Publication number
JPS61142738A
JPS61142738A JP26448384A JP26448384A JPS61142738A JP S61142738 A JPS61142738 A JP S61142738A JP 26448384 A JP26448384 A JP 26448384A JP 26448384 A JP26448384 A JP 26448384A JP S61142738 A JPS61142738 A JP S61142738A
Authority
JP
Japan
Prior art keywords
substrate
implanted
implantation
ions
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26448384A
Other languages
English (en)
Inventor
Hiroshi Ishimura
石村 浩
Mitsugi Higashiura
東浦 貢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26448384A priority Critical patent/JPS61142738A/ja
Publication of JPS61142738A publication Critical patent/JPS61142738A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置等の製造にあたり、基体、特に単
結晶基体にイオン照射する際、イオンの軸チャネリング
及び面チャネリングの同現象を避けて、常に均一なイオ
ン注入層を形成させるように改良された単結晶基体への
イオン注入方法に関する。
〔発明の技術的背景とその問題点〕
単結晶基体、特に半導体単結晶基体へのイオン注入技術
は、制御性良く、ある一定の深さに一定量だけ不純物を
ドープでき、更に均一性にも優れている為、半導体プロ
セスには欠く事のできない手法となっている。しかし、
単結晶にイオンを注入する場合、結晶特有の三次元的原
子配列のため。
入射イオンとターゲット単結晶基体との相互作用は、イ
オンの入射方向によって異なる。低指数結晶軸方位から
イオン注入を行なった場合、軸チャネリングと称される
チャネリング現象が起り、これによって注入イオンの飛
程が他方向(ランダム方向)からの注入に比べて著しく
増大する事は良く知られている。この軸チャネリング現
象を避けるため、現行のイオン注入装置に於いては、通
常低指数の結晶軸方向から数度(7〜10°)ずらせた
方向からイオン注入するように配慮されている。
これによって、軸チャネリングは一般に避けることがで
きる。
しかし、このように低指数軸方向からずらして注入する
場合でも、この結晶軸方向からずれた面内でターゲット
単結晶基体を、注入時点での自在な設置に対応させて回
転させてみると、回転の方向により、すなわち、低指数
軸方向からイオンビーム入射方向がどの方向にずれるか
によって面チヤネリング現象が起る。この面チヤネリン
グ現象によっても注入イオンの飛程は増大し、注入イオ
ンの飛程の制御を困難にする。加えて、これらチャネリ
ング現象が最も顕著となる方向、すなわち。
チャネリング方向付近では、o、i”程度の角度偏差で
も注入イオンの飛程差は無視できない量となる。ところ
が、現在量も一般的に使用されている中電流型と呼ばれ
るイオン注入装置は、例えば第3図に示すように、一本
の空間イオンビーム(11)を二組の互に直角に配置さ
れた走査電極板(12)。
(13)によって電気的に二次元繰り返し走査を行い、
所望の注入領域全面に均一なイオンドースを与える構造
となっている。イオンビーム走査の中心は、被注入基体
(14)の中心とほぼ一致するようになっている為、第
3図かられかるように、走査によるビームの角度分散(
Δφ)が生じ、基体(14)の中心部と周辺部では、イ
オンビームの入射角が異なってくることは避けられない
1通常の装置は、第3図中に示した電極板(13)の中
央から基体表面までの距離りが1〜1.5m程度である
ことが多いので、例えば3インチ直径の基体ではイオン
ビームの入射角は、同一基体面内で1.5〜2°も異な
り、先に述べたチャネリング現象の方位鋭敏性により同
−基体内で注入イオンの飛程を大きくばらつかせる原因
となっている。
このような面チヤネリング現象に伴なう弊害は、イオン
注入に際して単結晶基体を注入室内の基体支持装置に設
置する際、基体を先に述べた特異方位から士数度回転さ
せて設置する事で防がれる。
しかし、このため、基体設置に要する作業量が増加して
、イオン注入の作業性低下を招く上、設置の際の誤差等
に゛より、上記現象を完全、確実に防止することは難し
い、更に、基体形状、注入室及び基体支持装置の構造に
よっては、基体の面内方位を指定する事さえも難しい場
合があり、上記の方法は、面チヤネリング防止策として
完全ではない。
〔発明の目的〕
本発明は上記の欠点を除去し、単結晶基体を注入装置内
に設置するに際しての条件を緩和し、軸チャネリング及
び面チヤネリング現象を防止して。
これらの現象に起因する基体1内及び基体間の注入イオ
ン飛程のばらつきを防止して均一にイオン注入層を形成
できるように改良されたイオン注入方法を提供するもの
である。
〔発明の概要〕
即ちこの発明は、単結晶基体に不純物のイオン注入を行
い、この材料基体内に不純物注入層を形成するに際し、
この材料に対して電気的に活性な不純物原子を注入する
工程に先立って、電気的に不活性な原子のイオンビーム
、原子ビーム、分子ビームの少なくとも一つのビームを
照射し、被照射基体の少なくとも一部分の結晶性を乱し
た状態となし、しかる後に所望の活性不純物原子を注入
することを特徴とする単結晶基体へのイオン注入方法で
ある。
〔発明の実施例〕
以下1本発明の実施例として、単結晶材料に面方位(1
00)GaAs(砒化ガリウム)単結晶基板を用い、こ
れにドナー不純物であるSiを注入する場合を図面を用
いて説明する。
まず、第1図(a)に示すように面方位(100)のG
aAs基板(21)をイオン注入装置i!(図示せず)
内に設置し、GaAsに対し電気的に不活性なアルゴン
イオン(”Ar”)(22)を加速エネルギ80keV
でドース量2 X 1013cm’″2注入する。この
時基板(21)は軸チャネリングを避ける為にイオンビ
ームの入射方向に対し基板の法線((100)方向)を
7°傾けて支持されているが、その傾けた面内において
は方位を指定する事なく自在に設置して良い、注入され
たArはGaAs基板(21)中で概ね第1図(b)に
示すように分布し、このAr+注入によってGaAs基
板(21)に形成される注入損傷(ダメージ層)(第1
図(C)(23))は注入Arの平均投影飛程をRp(
Ar)、その標準偏差をΔRp(Ar)とすると、大部
分が深さRp(Ar)+ΔRp(Ar)付近から基板表
面にかけて存在する。
このダメージ層(23)を残置した状態で、次に第2図
(a)に示すように、ドナー不純物5i(31)を加速
エネルギ120keV、ドース量3.5X1012cm
−2注入する。このSi+注入時には先のAr+注入に
よるダメージ層(23)が存在しており、この部分でG
aAsの結晶構造が壊されているため、イオンビームの
入射方向に7°傾けた面内での自在な設置に対応して仮
にSiイオンビームの入射方向が(110)面チャネル
の方向と一致しても、この乱れた結晶性のために入射し
たSiイオンは散乱(デチャネリング)され面チヤネリ
ング現象を起すことなく注入される。しかる後に、第2
図(b)に示すように少量のアルシンガス(AsH3)
を含んだAr雰囲気中で、上記GaAs基板を850℃
15分間の熱処理を行って結晶性を回復させると同時に
、注入されたSiを活性化させ、均一なn型導電層(3
2)が形成される。
なお、取上の実施例において先に行なわれるAr+注入
と、二九に続いて行なおれるSi+注入は連続的に行な
っても良いし、Ar+注入後に一度注入装置から出し何
程かの期間を経た後でSi+注入を行なっても良い。
また、取上の実施例中、Si+注入に先立って行なわれ
るAr+注入時に、注入時点での基板の自在な設置に対
応して面チヤネリング現象が起こった場合でも、ある加
速エネルギで注入されたArのRP(Ar)の基板内ば
らつきは、高々Rp(Ar)−1,5Rp(Ar)の範
囲内である事が実験的に確認されている。従ってAr+
注入の加速エネルギを、後に行なわれるSi+注入時の
Siの平均投影飛程Rp (Si)との関係が概略1 
、5Rp (Ar)≦Rp(Si)となるように適宜設
定することにより、取上の如く基板の設置方位等によら
ず、常に面チャネリングを避けた活性不純物イオン注入
が行なえる。
以上の例は、単結晶基体材料としてGaAs、不活性不
純物としてAr、所望とする活性不純物としてSi、の
場合について説明したが、これらの基体材料、不活性不
純物原子、活性不純物原子は実施例中の、GaAs、 
Ar、 Siに限定されるものでない事は勿論である。
例えば、基体がGaAsの場合には、所望とする活性不
純物注入に先立って行われる不活性不純物イオンとして
、F”、 Ar”、 Xe+等を用いても良いし、基体
がSLの場合にはF+、にr”、 Xs”、 Ge“等
の不活性不純物イオンを用いて行なえば良い。
ただし、この不活性不純物の注入ドース量は、単結晶基
体材料、不活性不純物の質量、及び、引き続き行なわれ
る所望とする活性不純物の注入ドース量等とを勘案して
適宜設定すべきものである。
例えば取上の実施例中では、 Ar+のドース量を2×
10130I11−2として説明したが、ドース量がこ
れよりも大幅に多い場合には、GaAsに形成されるダ
メージ量が多過ぎて、引き続いて注入されるSiの活性
化率が、通常行なわれるようなアニール温度では大きく
減少してしまう。また、その反対にAr+のドース量が
2 X 10”cm””よりも大幅に少ない場合には、
Ar+注入で形成されるGaAs結晶のダメージ層の不
規則さが本発明の効果を生み出すには不十分となってし
まう。従ってAr+のドース量は取上の2 X 101
3cm−2が、GaAs基体とArの組み合せに於いて
は最適に近いものである。単結晶基体がGaAsの場合
には、先に行われる不活性不純物のドース量NDIと所
望とする活性不純物のドース量ND2との関係が概略1
×1013CIll−2≦ND1+ND2≦lXl01
4c+++−2を満足するように設定すれば良い事が経
験的に確かめられている。
さらに、所望とする活性不純物の注入に先立って行われ
る不活性不純物のビーム照射は、今まで述べてきたよう
なイオン注入現象が支配的となる比較的高い加速エネル
ギ(数十KeV以上)で行なっても良いし、加速イオン
のエネルギが数keVでスパッタ現象が支配的となる条
件で行なっても良い。
この事は、本発明の実施例に係る取上の説明から明らか
である。
〔発明の効果〕
以上述べたように本発明の方法によれば、基体の設置方
位等によらず1面チャネリング現象に起因する基体内及
び基体間の注入イオンの飛程のばらつきを防止し、常に
均一なイオン注入を行うことができる。
このような方法によりイオン注入された半導体素子は良
好で安定な素子特性を呈し、歩留も大幅に向上する。
【図面の簡単な説明】
第1図(a)は本発明の実施例方法に係るArイオン注
入工程の説明図、第1図(b)は1図(a)で注入され
たArの基板内分布図、第1図(C)は図(a)のAr
+注入によって基板表面付近に形成されたダメージ層の
模式断面図、第2図(a)は、本発明の実施例方法に係
るSiイオン注入工程の説明図、第2図(b)は本発明
の実施例方法によって得られたSi注入層の模式断面図
、第3図は従来のイオン注入法に用いられている装置の
模式的配置図である。 11       空間イオンビーム 12、13     走査電極板 14       イオン注入される基体結晶21  
     (100)GaAs基板22       
Arイオンビーム 23       GaAs基板表面付近に形成された
ダメージ層31       Siイオンビーム 32       Siイオン注入層 L      最終走査板・基体間距離r      
基体半径

Claims (1)

    【特許請求の範囲】
  1.  単結晶基体に不純物のイオン注入を行い、該基体内に
    不純物注入層を形成するに際し、該基体に対して電気的
    に活性な不純物原子を注入する工程に先立って、電気的
    に不活性な原子のイオンビーム、原子ビーム、分子ビー
    ムの少なくとも一つのビームを照射し、被照射基体の少
    なくとも一部分の結晶性を乱した状態となし、ついで、
    所望の活性不純物原子を注入することを特徴とする単結
    晶基体へのイオン注入方法。
JP26448384A 1984-12-17 1984-12-17 単結晶基体へのイオン注入方法 Pending JPS61142738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26448384A JPS61142738A (ja) 1984-12-17 1984-12-17 単結晶基体へのイオン注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26448384A JPS61142738A (ja) 1984-12-17 1984-12-17 単結晶基体へのイオン注入方法

Publications (1)

Publication Number Publication Date
JPS61142738A true JPS61142738A (ja) 1986-06-30

Family

ID=17403861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26448384A Pending JPS61142738A (ja) 1984-12-17 1984-12-17 単結晶基体へのイオン注入方法

Country Status (1)

Country Link
JP (1) JPS61142738A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007276886A (ja) * 2006-04-03 2007-10-25 Pfu Ltd 自動給紙装置
US8053333B2 (en) * 2007-06-01 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587429A (en) * 1978-12-26 1980-07-02 Fujitsu Ltd Manufacture of semiconductor device
JPS59204229A (ja) * 1983-05-04 1984-11-19 Sony Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587429A (en) * 1978-12-26 1980-07-02 Fujitsu Ltd Manufacture of semiconductor device
JPS59204229A (ja) * 1983-05-04 1984-11-19 Sony Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007276886A (ja) * 2006-04-03 2007-10-25 Pfu Ltd 自動給紙装置
US8053333B2 (en) * 2007-06-01 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US3533857A (en) Method of restoring crystals damaged by irradiation
US3589949A (en) Semiconductors and methods of doping semiconductors
JP4275753B2 (ja) イオン注入法
JPS59101826A (ja) 荷電粒子ビ−ム処理前のフオトレジスト前処理のための方法
JPS61142738A (ja) 単結晶基体へのイオン注入方法
US4877962A (en) Ion implantation method
JP2746606B2 (ja) 大粒子多結晶質膜の製造方法
JP3389448B2 (ja) アモルファス半導体状態の物質を多結晶半導体状態の物質に変換する方法
US6057213A (en) Methods of forming polycrystalline semiconductor layers
US4847216A (en) Process for the deposition by epitaxy of a doped material
US5894133A (en) Sputter cathode for application of radioactive material
TWI735752B (zh) 貼合式晶圓的製造方法
JPH09162136A (ja) 半導体装置の製造方法
JPH03248422A (ja) イオン注入方法
JPH0254757A (ja) 多結晶薄膜の形成方法
JP3223748B2 (ja) 多結晶シリコン薄膜のアモルファス化方法及びこのアモルファス化方法を用いた多結晶シリコン薄膜抵抗の製造方法
JPH03155616A (ja) イオン注入方法
JPH0415916A (ja) イオン注入装置
JP3257192B2 (ja) 半導体の処理方法
JP2536472B2 (ja) 多結晶半導体膜の固相成長方法
JPS61208738A (ja) イオン注入装置
JPS5984517A (ja) 単結晶基体へのイオン注入方法
JPS63187622A (ja) 半導体装置の製造方法
KR20010004795A (ko) 웨이퍼 제조 방법
JPH0817156B2 (ja) 半導体装置およびその製造方法