JPS61141001A - Structure diagnosis system of process control system - Google Patents
Structure diagnosis system of process control systemInfo
- Publication number
- JPS61141001A JPS61141001A JP59263003A JP26300384A JPS61141001A JP S61141001 A JPS61141001 A JP S61141001A JP 59263003 A JP59263003 A JP 59263003A JP 26300384 A JP26300384 A JP 26300384A JP S61141001 A JPS61141001 A JP S61141001A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- input
- control
- code
- system configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
- G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
- G05B23/0229—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions knowledge based, e.g. expert systems; genetic algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Bioinformatics & Computational Biology (AREA)
- Evolutionary Biology (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、制御プログラムに従って所定の制御を行な
う制御演算ユニット、主メモリユニットおよび複数種の
入出力ユニット等からなるプロセス制御システム、特に
その系構成診断方式に関すゐ。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a process control system consisting of a control calculation unit, a main memory unit, a plurality of types of input/output units, etc. that perform predetermined control according to a control program, and particularly to a process control system thereof. Regarding the configuration diagnosis method.
一般に、プロセス制御システムは第5図の如く制御演算
ユニット1、主メモリユニット2、□入出力ユニット3
およびシステムバス4等から構成され、かかるシステム
では現在実装されている入出力ユニット3の系構成とは
無関係に、主メモリユニット2内に格納されている制御
プログラムに従って制御が行なわれるのが普通である。Generally, a process control system includes a control calculation unit 1, a main memory unit 2, and an input/output unit 3 as shown in FIG.
and a system bus 4, etc., and in such a system, control is normally performed according to a control program stored in the main memory unit 2, regardless of the system configuration of the input/output unit 3 currently installed. be.
〔発明が解決しよ5とする問題点〕
このようなプロセス制御システムKSいては、゛入出力
ユニット5の交換作業時または制御プログラムの主メモ
リ2への格納時に、次のような誤りをおかす可能性があ
る。[Problems to be solved by the invention 5] In such a process control system KS, the following errors are made when replacing the input/output unit 5 or storing the control program in the main memory 2. there is a possibility.
イ)入出力ユニットを誤って実装する。b) Incorrectly mounting the input/output unit.
ロ)複数のプロセス制御システムがある場合に、制御プ
ログラムを格納すべきシステムとは別のシステムKIA
って格納する。b) If there are multiple process control systems, use a system KIA that is different from the system in which the control program is to be stored.
and store it.
とのよ5な場合には、制御演算ユニットの制御プログラ
ムと、このプログラムによって制御される入出力ユニッ
トとが一致しないために正確な入出力データが保証され
ず、制御対象となるプラントに対して種々の悪影響を及
ぼすという問題点がある。In such a case, the control program of the control calculation unit and the input/output unit controlled by this program do not match, so accurate input/output data is not guaranteed, and the There are problems in that it has various negative effects.
この発f!A社、プロセス制御システムに実装されるべ
き入出力ユニットの系構成を記憶する系構成記憶手段を
設けるとともに、各入出力ユニットにはその種別を表わ
すユニットコードを記憶するコード記憶手段を設け、制
御演算ユニットはその制御の開始に先立ってコード記憶
手段の各々から該ユニットコードを読み取ってシステム
に現在実装されている入出力ユニットの系構成を識別し
、これを前記系構成記憶手段に予め記憶されている系構
成と比較し、両者が一致したときのみ所定の制御を開始
するよ5Kしてシステムの安全性、信頼性を保証するも
のである。This release f! Company A provided a system configuration storage means for storing the system configuration of input/output units to be installed in the process control system, and provided a code storage means for each input/output unit to store a unit code representing its type. Prior to the start of its control, the unit reads the unit code from each of the code storage means to identify the system configuration of the input/output units currently installed in the system, and stores this in advance in the system configuration storage means. The safety and reliability of the system is guaranteed by comparing the system configuration and starting predetermined control only when the two match.
第1図はこの発明の特徴を最もよく表わす主要図である
。FIG. 1 is a main diagram that best represents the features of this invention.
すなわち、プロセス制御システムに実装されるべき入出
力ユニットの系構成を記憶する系構成記憶手段を設ける
とともに1各入出カニニツトにはその種別を表わすユニ
ットコードを記憶するコード記憶手段を設けておく。制
御演算ユニットは制御を開始する前に各入出力ユニット
のユニットコードを読み取ることKより(■参照)、シ
ステムに現在実装されている入出力ユニットの系構成を
識別する。次いで、系構成記憶手段に予め格納されてい
る、実装されるべき入出力ユニットの系構成を読み込み
(■参照)、これと実装されている入出力ユニットの系
構成とを比較しく■参照)、両者が一致していれば制御
プログラムに従って所定の制御を行なう一方(■参照)
、不一致のときは警報を発してその旨を知らせ(■参照
)、制御動作は停止する(■参照)。That is, a system configuration storage means is provided for storing the system configuration of input/output units to be installed in the process control system, and each input/output unit is provided with a code storage means for storing a unit code representing its type. Before starting control, the control arithmetic unit identifies the system configuration of the input/output units currently installed in the system by reading the unit code of each input/output unit (see ■). Next, read the system configuration of the input/output unit to be mounted, which is stored in advance in the system configuration storage means (see ■), and compare this with the system configuration of the input/output unit to be mounted (see ■), If both match, predetermined control is performed according to the control program (see ■).
, If there is a discrepancy, an alarm is issued to notify that fact (see ■), and the control operation is stopped (see ■).
第2図はこの発明の実施例を示す全体構成図、第3図は
この発明によるメモリの構球を示す概略図、第4図はこ
の発明による入出力ユニットの具体的な構成例を示すブ
ロック図である。FIG. 2 is an overall configuration diagram showing an embodiment of the invention, FIG. 3 is a schematic diagram showing the configuration of a memory according to the invention, and FIG. 4 is a block diagram showing a specific example of the configuration of an input/output unit according to the invention. It is a diagram.
すなわち、この発明におけるシステムは第2図の如く構
成され、外観的には第5図に示されるものと殆んど同じ
で、僅かに警報出力線入が設けられている点が異なって
いるに過ぎない。しかし、メモリユニット2には第3図
に示されるよ5K。That is, the system according to the present invention is configured as shown in Fig. 2, and its appearance is almost the same as that shown in Fig. 5, except that an alarm output line is provided. Not too much. However, memory unit 2 has 5K as shown in FIG.
制御プログラムが想定している入出力ユニットの系構成
を記述する領域Rが設けられる。このため、制御プログ
ラムの作成と同時にこの領域Rに入出カーニットの構成
を記述しておくことが必要である。また、入出力ユニッ
ト3には第4図に示すようにユニットコードレジスタ3
1が設けられ、システムバス4および2インLを介して
制御演算ユニット1から与えられる読出し要求により、
各入出力ユニット対応のユニットコードがゲートG1゜
G2を経て読み出されるようになっている。An area R is provided for describing the system configuration of input/output units assumed by the control program. Therefore, it is necessary to describe the configuration of the input/output kernit in this area R at the same time as creating the control program. The input/output unit 3 also includes a unit code register 3 as shown in FIG.
1 is provided, and a read request given from the control arithmetic unit 1 via the system bus 4 and the 2-in L causes
The unit code corresponding to each input/output unit is read out through gates G1 and G2.
したがって、制御演算ユニット1は実際に制御を始める
前に、現在実装されている入出力ユニット3のユニット
コードを読み込み、これと主メモリユニット2に既に格
納されている入出力ユニットのエニント構成とを比較−
する。その結果、両者が一致したならば制御プログラム
にもとづく制御を行なうこととし、不一致の場合は制御
プログラムは実行せず、動作もネトツブ状態にするとと
もに、第2図に示される警報出力線入を通して警報信号
を出力する。Therefore, before actually starting control, the control calculation unit 1 reads the unit code of the currently installed input/output unit 3 and compares it with the input/output unit configuration already stored in the main memory unit 2. −
do. As a result, if the two match, control will be performed based on the control program, and if they do not match, the control program will not be executed and the operation will be in a net-tub state, and an alarm will be issued through the alarm output line input shown in Figure 2. Output a signal.
この発明に、よれば、制御演算エニットにより入出力ユ
ニットが各々個有に持っているユニットコードを読み込
み、これを主メモリに予め格納されているユニットコー
ドパターンと比較し、両者が不一致の場合には制御を行
なわないようにしたので一制御演算ユニットが制御の対
象として想定している入出力ユニットと実際の入出力ユ
ニットとが相違していても、制御対象であるプラントに
悪影響を及ぼすことがなく、したがってシステムの安全
性、信頼性が向上するという利点がもたらされる。According to this invention, the unit code unique to each input/output unit is read by the control calculation enit, and this is compared with the unit code pattern stored in advance in the main memory, and if the two do not match, the control Since this is not done, even if the input/output unit that a control processing unit assumes to be controlled differs from the actual input/output unit, it will not have a negative impact on the plant being controlled. Therefore, the advantage is that the safety and reliability of the system are improved.
第1図はこの発明の特徴を最もよく表わす主要図、第2
図はこの発明の実施例を示す全体構成図、第3図はこの
発明によるメモリの構成を示す概略図、第4図はこの発
明による入出力ユニットの具体的な構成例を示すブロッ
ク図、第5図はプロセス制御システムの従来例を示すブ
ロック図である。
符号説明
1・・・・・・制御a演gユニット、2・・・・・・メ
モリエエット、3・・・・・・入出力ユニット、5・・
・・・・システムバス、31・・・・・・;−ドレジス
タ、A・・・・・・警報出力線、L・・・・・・読出し
要求信号線、G1.G2・・・・−・ゲート。
何人弁理士並木昭夫
代理人弁理士 松 崎 清
冨 IWJFigure 1 is the main diagram that best represents the features of this invention, and Figure 2 is the main diagram that best represents the features of this invention.
3 is a schematic diagram showing the configuration of a memory according to the invention. FIG. 4 is a block diagram showing a specific example of the configuration of an input/output unit according to the invention. FIG. 5 is a block diagram showing a conventional example of a process control system. Description of symbols 1... Control a/g unit, 2... Memory et, 3... Input/output unit, 5...
...System bus, 31...; - register, A...Alarm output line, L...Read request signal line, G1. G2...Gate. Number of Patent Attorneys Akio Namiki Representative Patent Attorney Kiyotomi Matsuzaki IWJ
Claims (1)
とづいて該入出力ユニットの制御を行なう制御演算ユニ
ットとを備えてなるプロセス制御システムにおいて、該
システムに実装されるべき入出力ユニットの系構成を記
憶する系構成記憶手段を設けるとともに、各入出力ユニ
ットにはその種別を表わす所定コードを記憶するコード
記憶手段を設け、前記制御演算ユニットは制御の開始に
先立つてコード記憶手段の各々から該所定コードを読み
取つてシステムに現在実装されている入出力ユニットの
系構成を識別し、これを前記系構成記憶手段に予め記憶
されている系構成と比較し、両者が一致したときのみ所
定の制御を開始することを特徴とするプロセス制御シス
テムの系構成診断方式。In a process control system comprising multiple types of input/output units and a control calculation unit that controls the input/output units based on a predetermined control program, the system configuration of the input/output units to be implemented in the system is defined. A system configuration storage means is provided for storing the system configuration, and each input/output unit is provided with a code storage means for storing a predetermined code representing the type of the input/output unit. The system configuration of the input/output units currently installed in the system is identified by reading the code, and this is compared with the system configuration stored in advance in the system configuration storage means, and only when the two match, a predetermined control is performed. A method for diagnosing the system configuration of a process control system, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59263003A JPS61141001A (en) | 1984-12-14 | 1984-12-14 | Structure diagnosis system of process control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59263003A JPS61141001A (en) | 1984-12-14 | 1984-12-14 | Structure diagnosis system of process control system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61141001A true JPS61141001A (en) | 1986-06-28 |
Family
ID=17383540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59263003A Pending JPS61141001A (en) | 1984-12-14 | 1984-12-14 | Structure diagnosis system of process control system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61141001A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318953A (en) * | 1989-06-15 | 1991-01-28 | Nec Corp | Unit type package packing system |
JPH03204059A (en) * | 1989-12-29 | 1991-09-05 | Sharp Corp | Programmable controller |
JPH0418653A (en) * | 1990-02-02 | 1992-01-22 | Internatl Business Mach Corp <Ibm> | Computer-monitoring-system of additional device |
JP2005519766A (en) * | 2001-07-23 | 2005-07-07 | ニューフレイ リミテッド ライアビリティ カンパニー | Bonding system for bonding elements to parts, method of operating a bonding system, and data memory |
WO2019043811A1 (en) * | 2017-08-30 | 2019-03-07 | 三菱電機株式会社 | Local number setting device for network device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5476786A (en) * | 1977-11-30 | 1979-06-19 | Hitachi Ltd | Input and output unit of sequence controller |
JPS59158425A (en) * | 1983-03-01 | 1984-09-07 | Oki Electric Ind Co Ltd | Control system of input and output device |
-
1984
- 1984-12-14 JP JP59263003A patent/JPS61141001A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5476786A (en) * | 1977-11-30 | 1979-06-19 | Hitachi Ltd | Input and output unit of sequence controller |
JPS59158425A (en) * | 1983-03-01 | 1984-09-07 | Oki Electric Ind Co Ltd | Control system of input and output device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0318953A (en) * | 1989-06-15 | 1991-01-28 | Nec Corp | Unit type package packing system |
JPH03204059A (en) * | 1989-12-29 | 1991-09-05 | Sharp Corp | Programmable controller |
JPH0418653A (en) * | 1990-02-02 | 1992-01-22 | Internatl Business Mach Corp <Ibm> | Computer-monitoring-system of additional device |
JP2005519766A (en) * | 2001-07-23 | 2005-07-07 | ニューフレイ リミテッド ライアビリティ カンパニー | Bonding system for bonding elements to parts, method of operating a bonding system, and data memory |
WO2019043811A1 (en) * | 2017-08-30 | 2019-03-07 | 三菱電機株式会社 | Local number setting device for network device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61141001A (en) | Structure diagnosis system of process control system | |
US3425039A (en) | Data processing system employing indirect character addressing capability | |
JP2970082B2 (en) | Virtual intercluster communication processor | |
JPH0821009B2 (en) | CHANNEL CONTROLLER INITIALIZATION METHOD AND SYSTEM FOR THE INITIALIZATION | |
JPS59140519A (en) | Controller for robot | |
JPS6127778B2 (en) | ||
JPS6119072B2 (en) | ||
JPS6260035A (en) | Artificial trouble generation system | |
JPS5856153A (en) | Subroutine return system | |
JPH0769822B2 (en) | Calculation register bypass check method | |
JPH01162094A (en) | Key telephone system | |
JPH04128961A (en) | Multi-processor control system | |
JPS63292248A (en) | Data processing system | |
JPS60107152A (en) | Memory controller | |
JPS5977553A (en) | Data gathering system | |
JPH0731618B2 (en) | Information processing equipment | |
JPS63173154A (en) | System for reading out timer simultaneously in multplex processor system | |
JPH0340118A (en) | Common check system for input data | |
JPS59103155A (en) | Data processing module | |
JPH0353370A (en) | Parallel processor for information processor | |
JPS57199053A (en) | Executing and processing system for control instruction | |
JPS60134322A (en) | Coordinate reader | |
JPS6210757A (en) | Processor control system | |
JPH0410132A (en) | Fuzzy arithmetic processing unit | |
JPS63123133A (en) | Error processing system |