JPS60134322A - Coordinate reader - Google Patents
Coordinate readerInfo
- Publication number
- JPS60134322A JPS60134322A JP58241157A JP24115783A JPS60134322A JP S60134322 A JPS60134322 A JP S60134322A JP 58241157 A JP58241157 A JP 58241157A JP 24115783 A JP24115783 A JP 24115783A JP S60134322 A JPS60134322 A JP S60134322A
- Authority
- JP
- Japan
- Prior art keywords
- coordinate
- indicators
- tablet
- indicator
- memory part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
本発明は座標読取装置に関し、特に、1台のタブレット
に複数の座標指示器と、前記の各々の座標指示器に対応
する同数の互いに独立したデータメモリ部を備えた座標
読取装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a coordinate reading device, and more particularly, the present invention relates to a coordinate reading device, and in particular, a single tablet is provided with a plurality of coordinate indicators and the same number of mutually independent data memory units corresponding to each of the coordinate indicators. The present invention relates to a coordinate reading device.
従・来の座標読″取装響の座標値データ処理の概略フリ
ーチヤードを第1図に示す。第1図のようにタブレット
および座標指示器によって生成した座標値データは、デ
ータメモリ部に随時情報の書込みや読出しを繰□り返し
打力うことによって、座標変換、フォーマツティング、
読取りモードの制御等が行なわれ、インタフェースに出
力される。これら一連の処理を行なうにあたって、デー
タやフラグ類などの情報は単一のデータメモリ部の中に
格納され、処理されるために、1台のタブレット上で複
数の座標指示器を同時に使用すると、読取りモードの制
御力ど座標読取装置の動作が制限されたり、複数の座標
指示器によるデータの混同や書きつぶしが発生し、2台
以上の座標指示器を同時に使用して、各々の座標指示器
による座標値を正しく有効にデジタイズすることは非常
に困難であった。Figure 1 shows a schematic diagram of the coordinate value data processing of the conventional coordinate reading device.As shown in Figure 1, the coordinate value data generated by the tablet and the coordinate indicator are stored in the data memory section. By repeatedly writing and reading information at any time, coordinate conversion, formatting,
The read mode is controlled and output to the interface. When performing a series of these processes, information such as data and flags is stored and processed in a single data memory unit, so if multiple coordinate indicators are used simultaneously on one tablet, Controlling the reading mode may limit the operation of the coordinate reading device, or cause confusion or overwriting of data from multiple coordinate indicators, and if two or more coordinate indicators are used at the same time, each coordinate indicator may be It has been extremely difficult to digitize coordinate values correctly and effectively.
本発明は、上記の欠点を解決するために、1台のタブレ
ットに備えられた検数の座標指示器の6各に独立したデ
ータメ4す部を設けて各座標指示器に対応させることに
よって、データやフラグ等の混同や書きつぶしを防止し
、1台のタブレット上で複数の座標指示器を同時に使用
しても、各々の座標指示器による座標値を常に正しい値
で出力し、かつまた、フラグ類を各々の座標指示器に独
立に対応させることによって、各座標指示器ごとに読取
モードの制御等の座標読取装置の動作を、まったく独立
に指定することが可能ガ座標読取装置を提供することを
目的としたものである。In order to solve the above-mentioned drawbacks, the present invention provides an independent datame section for each of the six coordinate indicators of the tally equipped on one tablet and makes it correspond to each coordinate indicator. It prevents confusion and overwriting of data and flags, etc., and even if multiple coordinate indicators are used simultaneously on one tablet, the coordinate values from each coordinate indicator are always output as correct values, and To provide a coordinate reading device in which operations of the coordinate reading device, such as control of reading mode, can be specified completely independently for each coordinate indicator by associating flags with each coordinate indicator independently. It is intended for this purpose.
本発明を説明するための座標読取装置の斜視図を第2図
に、処理の概略フローチャートを第3図に示す。第2図
において、1はタブレットであり、2は前記タブレット
1に備えられた複数の座標指示器であり、3は前記タブ
レット1をささえる架台である。4は前記タブレット1
に接続されている、あるいは内蔵されているコントロー
ラで、この中に座標値データを処理するCPU部5、お
よびCPHのプログラムを格納したプログラムメモリ部
6、データやフラグ類を省き込んだり読みだしたりする
だめのデータメモリ7がデータバス8゜アドレスバス9
′で結ばれて実装されている。A perspective view of the coordinate reading device for explaining the present invention is shown in FIG. 2, and a schematic flowchart of the processing is shown in FIG. 3. In FIG. 2, 1 is a tablet, 2 is a plurality of coordinate indicators provided on the tablet 1, and 3 is a pedestal for supporting the tablet 1. 4 is the tablet 1
A controller connected to or built in, which includes a CPU unit 5 that processes coordinate value data, a program memory unit 6 that stores CPH programs, and a controller that stores and reads data and flags. The data memory 7 is connected to the data bus 8゜address bus 9.
’ is connected and implemented.
CPU部5.プログラムメモリ部6.データメモリ部7
.データバス8.アドレスバス9の関係を示す回路ブロ
ック図を第4図に示す。第3図のフローチャートに従っ
て処理手JlFjを説明する。座標指示器2の制御をC
PU部5によって時分割にするがどの方法により、発生
した座標値にたとえば、N番目の座標指示器より入力さ
れた座標値であることを示すフラグ等を付随させ、座標
変換等の処理を行なう前に前記のフラグ等を解析して、
N番目の座標指示器に対応したデータメモリ部のみをポ
インタ制御等によって呼び出し、その後に座標変換、フ
ォーマット、出力等の処理を行なう。CPU section 5. Program memory section 6. Data memory section 7
.. Data bus8. A circuit block diagram showing the relationship of the address bus 9 is shown in FIG. The processing method JIFj will be explained according to the flowchart in FIG. Control the coordinate indicator 2 by C
The PU unit 5 time-divisions the coordinate values, but by which method, for example, a flag indicating that the coordinate values are input from the Nth coordinate indicator is attached to the generated coordinate values, and processing such as coordinate transformation is performed. Before parsing the flags etc. mentioned above,
Only the data memory section corresponding to the Nth coordinate indicator is called up by pointer control, etc., and then processing such as coordinate conversion, formatting, outputting, etc. is performed.
この際に他の座標指示器に対応したデータメモリ部をア
クセスしないようにすれば、複数の座標指示器を同時に
使用しても、それらの座標指示器より得られるデータは
混同したり、書きつぶされることなく、常に正しいデー
タを保っておくことができる。また、座標値出力時に各
々の座標指示器を分別するフラグやステータスなどを同
時に出力すれば、座標値を受け取る側の機器にも、どの
座標指示器よりデジタイズされた座標値が容易に判別で
きる。そのうえ、読取りモード等を制御するフラグ類も
各座標指示器ごとに独立に割当てることによって、座標
読取装置の動作も各座標指示器ごとに独立に設定できる
。つま#)ある座標指示器では単発的に座梗値をデジタ
イズし、他の座標指示器では連続的に座標値をデジタイ
ズすることもでき、しかも各々が同一タブレット上にお
いて同時にデジタイズすることが可能になる。しかも、
データエリアを切りかえるだけで、プログラムは各座標
指示器に共連に使用できるので、プログラムメモリはl
’lとんど増加しないで済む。At this time, if the data memory section corresponding to other coordinate indicators is not accessed, even if multiple coordinate indicators are used at the same time, the data obtained from those coordinate indicators may be confused or overwritten. It is possible to always maintain correct data without being corrupted. Furthermore, if a flag or status for distinguishing each coordinate indicator is output at the same time when outputting coordinate values, the device receiving the coordinate values can easily determine which coordinate indicator has digitized the coordinate values. Furthermore, by assigning flags for controlling the reading mode and the like to each coordinate indicator independently, the operation of the coordinate reading device can be set independently for each coordinate indicator. Finally, some coordinate indicators can digitize the ischemia value once, while other coordinate indicators can digitize the coordinate values continuously, and each can be digitized simultaneously on the same tablet. Become. Moreover,
By simply switching the data area, the program can be used for each coordinate indicator, so the program memory is large.
'l There is almost no need to increase.
以上述べた辿り、本発明によれF11台のタブレット上
で複数の座標指示器が同時に、しかも独立して使用でき
るので、1台の座標読取装置で複数の人間が複数の図面
を同時にデジタイズしたり、複数の人間で1つの図面を
、エリアを分担して同時にデジタイズしたり、あるいけ
同時に卵数本の線を引いたり、点や紳に複数通りの区別
をつけることが可能であり、コストパフォーマンスの向
上およびデジタイズの効率化等に非常に有効である。As described above, according to the present invention, multiple coordinate indicators can be used simultaneously and independently on the F11 tablet, so multiple people can digitize multiple drawings simultaneously using one coordinate reading device. , it is possible to digitize one drawing by multiple people at the same time by dividing the area, draw several lines at the same time, and differentiate points and lines in multiple ways, making it cost-effective. It is very effective in improving the efficiency of digitization and improving the efficiency of digitization.
第1図は、従来の座標読取装置の座標値データ処理の概
略フローチャート、第2図は座標読取装置の斜視図、第
3図は本発明を説明するだめの座骨値データ処理の概略
フローチャート、第4図はCPU部とメモリ部の回路ブ
ロック図である。
1・・・タブレット 2・・・座標指示器3・・・架
台 4・・・コントローラ5・・・CPU部
6・・・プログラムメモリ部
7・・・データメモリ部。
以 上
出願人 セイコー電子工業株式会社
代理人 弁理士 最上 務FIG. 1 is a schematic flowchart of coordinate value data processing of a conventional coordinate reading device, FIG. 2 is a perspective view of the coordinate reading device, and FIG. 3 is a schematic flowchart of ischial value data processing for explaining the present invention. FIG. 4 is a circuit block diagram of the CPU section and memory section. 1...tablet 2...coordinate indicator 3...shelf
Base 4...Controller 5...CPU section 6...Program memory section 7...Data memory section. Applicant Seiko Electronic Industries Co., Ltd. Agent Patent Attorney Tsutomu Mogami
Claims (1)
指示器と、これらの各座標指示器からの信号を入力する
ためのOjU部と、このCPU部からのデータを処理す
る九めCPU部に接続され前記各座標指示器の数と対応
して設けられた複数のデータメモリ部とを備え、各座標
指示器のデータ読込みが各々独立して行なえるように構
成したことを特徴とする座標読取装置。A plurality of independent coordinate indicators provided on one tablet, an OJU unit for inputting signals from each of these coordinate indicators, and a ninth CPU unit that processes data from this CPU unit. and a plurality of data memory sections provided corresponding to the number of coordinate indicators, and configured such that data reading from each coordinate indicator can be performed independently. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58241157A JPS60134322A (en) | 1983-12-21 | 1983-12-21 | Coordinate reader |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58241157A JPS60134322A (en) | 1983-12-21 | 1983-12-21 | Coordinate reader |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60134322A true JPS60134322A (en) | 1985-07-17 |
Family
ID=17070106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58241157A Pending JPS60134322A (en) | 1983-12-21 | 1983-12-21 | Coordinate reader |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60134322A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354042U (en) * | 1989-09-29 | 1991-05-24 | ||
JPH0354041U (en) * | 1989-09-29 | 1991-05-24 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52127A (en) * | 1975-06-23 | 1977-01-05 | Nippon Telegr & Teleph Corp <Ntt> | Multi-layer memory |
-
1983
- 1983-12-21 JP JP58241157A patent/JPS60134322A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52127A (en) * | 1975-06-23 | 1977-01-05 | Nippon Telegr & Teleph Corp <Ntt> | Multi-layer memory |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0354042U (en) * | 1989-09-29 | 1991-05-24 | ||
JPH0354041U (en) * | 1989-09-29 | 1991-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5930156A (en) | Microcomputer system | |
JPS60134322A (en) | Coordinate reader | |
JPS59135600A (en) | Processor for process signal | |
EP0059758A1 (en) | Numerical control unit | |
JPS6334795A (en) | Semiconductor storage device | |
JPS60134323A (en) | Coordinate reader | |
JPH0581040A (en) | Computer system | |
JPS6336327A (en) | Sequence display device | |
JPS62235663A (en) | Memory device | |
JPS6246304A (en) | Programmable controller | |
JPS6051903A (en) | Generating method of process control program | |
JPS6242235A (en) | Virtual stack system | |
JP2758745B2 (en) | Memory circuit | |
JPS6168636A (en) | Data processor | |
JPH0424722B2 (en) | ||
JPH03110857A (en) | Mask layout data management | |
JPS62121556A (en) | Information processor contained in trace memory | |
JPH04320576A (en) | Printed board arranging processor | |
JPS63276122A (en) | Data block arranging method | |
JPS5868141A (en) | Character processor | |
JPS61193232A (en) | Data display system | |
JPH04222019A (en) | Storage device | |
JPH02150906A (en) | Numerical controller | |
JPS63250785A (en) | Arithmetic processing circuit | |
JPS61166661A (en) | Automatic system producing system |