JPH0424722B2 - - Google Patents

Info

Publication number
JPH0424722B2
JPH0424722B2 JP58006922A JP692283A JPH0424722B2 JP H0424722 B2 JPH0424722 B2 JP H0424722B2 JP 58006922 A JP58006922 A JP 58006922A JP 692283 A JP692283 A JP 692283A JP H0424722 B2 JPH0424722 B2 JP H0424722B2
Authority
JP
Japan
Prior art keywords
section
control
data
input
control block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58006922A
Other languages
Japanese (ja)
Other versions
JPS59133613A (en
Inventor
Tooru Ito
Haruki Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP58006922A priority Critical patent/JPS59133613A/en
Publication of JPS59133613A publication Critical patent/JPS59133613A/en
Publication of JPH0424722B2 publication Critical patent/JPH0424722B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/3668Software testing
    • G06F11/3672Test management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Control By Computers (AREA)

Description

【発明の詳細な説明】 本発明はプロセス制御装置に組み込まれ、その
プロセス制御装置の動作を決定するソフトウエア
の検証方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for verifying software that is incorporated into a process control device and determines the operation of the process control device.

ソフトウエアにより動作が決定するプロセス制
御装置においては、ソフトウエアの検証方法の良
否は、そのプロセス制御装置の性能を左右する重
要な要素の1つである。
In a process control device whose operation is determined by software, the quality of the software verification method is one of the important factors that influences the performance of the process control device.

第1図に従来の方法によつてソフトウエアを検
証する際の一般的なシステム構成例を示す。図に
示すように、プロセス制御装置1の入力部3には
模擬入力装置5が接続され、出力部4には出力表
示装置6が接続される。そして、まず模擬入力装
置5からある入力パターンをプロセス制御装置1
に入力する。その後、プロセス制御装置1がこの
入力に基づいた処理を行なうことにより出力部4
に得られる出力パターンを出力表示装置6により
判読し、入力パターンに対応した所定の出力パタ
ーンになつているかどうかをチエツクする。
FIG. 1 shows an example of a general system configuration when verifying software using a conventional method. As shown in the figure, a simulated input device 5 is connected to the input section 3 of the process control device 1, and an output display device 6 is connected to the output section 4. First, a certain input pattern is input from the simulated input device 5 to the process control device 1.
Enter. Thereafter, the process control device 1 performs processing based on this input, and the output section 4
The output pattern obtained is read by the output display device 6, and it is checked whether the output pattern is a predetermined output pattern corresponding to the input pattern.

ところで、この方法では入力模擬装置5と出力
表示装置6を別個用意する必要がある。また、ソ
フトウエアに不具合点があつた場合には、入出力
信号の状態からソフトウエアのどの部分が不具合
であるかを総合的に判断せざるを不具合箇所の検
出にはある程度熟練した技術が必要となる。さら
に、実際の制御対象となるプロセスと、プロセス
制御装置の入力部、出力部とを接続した後にソフ
トウエアに変更があつた場合には、その検証のた
めに制御対象のプロセスをプロセス制御装置とは
一度切り離し、入力模擬装置と出力表示装置を接
続する必要があり、ソフトウエアの検証後、再度
プロセスをプロセス制御装置に接続し直さなけれ
ばならないという欠点があつた。
By the way, in this method, it is necessary to separately prepare the input simulation device 5 and the output display device 6. Additionally, if there is a defect in the software, it is necessary to comprehensively judge which part of the software is defective based on the state of the input/output signals, and a certain degree of skill is required to detect the defect. becomes. Furthermore, if the software is changed after the process to be actually controlled is connected to the input and output parts of the process control device, the process to be controlled should be connected to the process control device for verification. It is necessary to disconnect the input simulation device and the output display device, and after verifying the software, the process must be reconnected to the process control device.

本発明は上記に鑑み、このような欠点を除去し
て特別な装置を接続することなしに、また容易に
ソフトウエアの検証を行なうことのできるソフト
ウエアの検証方法を提供することを目的とする。
In view of the above, an object of the present invention is to provide a software verification method that eliminates such drawbacks and allows software verification to be easily performed without connecting a special device. .

この目的は本発明によれば、全体の制御処理内
容を複数個の制御機能に分割し、各制御機能に対
応させてそれぞれ、処理すべき入力データを格納
しておく入力データ部、入力データを処理する内
容を最適の記述言語で記述し格納しておく機能記
述部、該記述言語の種別を示す機能記述言語種別
格納部および入力データを処理した結果を格納し
ておく出力データ部からなる制御ブロツクと、該
制御ブロツクのデータの転送を指示する結線テー
ブルと、該結線テーブルに従い制御ブロツクのデ
ータの転送を実行し、かつ前記機能記述言語種別
格納部を参照して前記機能記述部の記述言語を解
読実行する演算処理装置とからプロセス制御装置
を構成し、前記結線テーブルに従つた制御ブロツ
クのデータの転送を無効にする指令を与えた後、
各制御ブロツク毎に前記入力データ部に所定の入
力パターンを加えて前記機能記述部の内容に従つ
た処理を行ない、この処理結果として得られる前
記出力データ部のデータが前記入力パターンに対
応した所定の出力パターンであるかどうかをチエ
ツクして、各制御ブロツクのソフトウエアの検証
を行なうことにより達成される。
According to the present invention, this purpose is to divide the entire control processing content into a plurality of control functions, and to create an input data section for storing input data to be processed and an input data section corresponding to each control function. Control consisting of a function description section that describes and stores the content to be processed in an optimal description language, a function description language type storage section that indicates the type of the description language, and an output data section that stores the results of processing input data. A control block, a connection table that instructs the transfer of the data of the control block, a transfer of the data of the control block according to the connection table, and a description language of the function description section with reference to the function description language type storage section. A process control device is configured from an arithmetic processing device that decodes and executes the data, and after giving a command to disable data transfer of the control block according to the connection table,
For each control block, a predetermined input pattern is added to the input data section and processing is performed according to the contents of the function description section, and the data in the output data section obtained as a result of this processing is a predetermined input pattern corresponding to the input pattern. This is achieved by checking the output pattern of each control block and verifying the software of each control block.

以下、本発明を図に示す実施例に基づいて詳細
に説明する。
Hereinafter, the present invention will be explained in detail based on embodiments shown in the drawings.

まず、本発明によるソフトウエアの検証方法が
適用されるプロセス制御装置の構成について説明
する。第2図は本発明が適用されるプロセス制御
装置の概略構成図を示すものであり、図において
7は演算処理装置、8は共通バス、9は主メモ
リ、10はプロセス入出力装置を示している。演
算処理装置7、主メモリ9、プロセス入出力装置
10は共通バス8を介して互いに接続されてい
る。このような構成において、ソフトウエアを次
の手順にて作成する。
First, the configuration of a process control device to which a software verification method according to the present invention is applied will be described. FIG. 2 shows a schematic configuration diagram of a process control device to which the present invention is applied. In the figure, 7 is an arithmetic processing unit, 8 is a common bus, 9 is a main memory, and 10 is a process input/output device. There is. The arithmetic processing unit 7, main memory 9, and process input/output device 10 are connected to each other via a common bus 8. In such a configuration, software is created in the following steps.

1 全体の制御処理内容を把握し、それを複数個
の制御機能に分割する。
1 Understand the overall control processing content and divide it into multiple control functions.

2 各々の制御機能に対し、1つずつ制御ブロツ
クを割当てる。
2. Assign one control block to each control function.

3 制御ブロツク間結線テーブルを作成してブロ
ツク間のデータ受渡しを指定する。
3 Create a connection table between control blocks and specify data transfer between blocks.

4 各制御ブロツクの処理内容を各々の処理に最
適な記述言語を選択し、記述していく。例え
ば、比較的単純なシーケンス制御の場合にはシ
ーケンステーブルを、複雑な判定を多く含んだ
シーケンス制御には問題向言語を、フイードバ
ツク制御、アナログ演算を主体とした処理には
機能モジユールの組み合せを、さらに非常に特
異な制御処理にはアセンブラ言語を選んでい
く。
4. Select and describe the processing content of each control block by selecting the most suitable description language for each process. For example, a sequence table is used for relatively simple sequence control, a problem-oriented language is used for sequence control that involves many complex judgments, a combination of function modules is used for processing that mainly involves feedback control and analog calculations, etc. Furthermore, we choose assembler language for very specific control processing.

このような手順でソフトウエアの作成が終了す
るが、このソフトウエア作成の概念図を第3図に
示す。すなわち、第3図に示すように、各制御機
能毎に割当てられた制御ブロツクA,B,C,D
にそれぞれ処理すべき入力データを格納しておく
入力データ部11aないし11d、入力データを
処理した結果を格納しておく出力データ部12a
ないし12d、入力データを処理する内容を各種
の記述言語で記述し格納しておく機能記述部14
aないし14d、この記述言語の種別を示す機能
記述言語種別格納部13aないし13dを設け、
かつ各制御ブロツクの入力データ部11aないし
11dと出力データ部12aないし12dとを制
御処理内容に対応させてソフトウエア上で結線す
ることにより、全体の制御処理内容を実現するの
である。そして、第3図に示すような複数の制御
ブロツク(なお、第3図においては4つの制御ブ
ロツクが示されているが、この数に限定されない
ことは勿論である。)が1つのシエルフ内に格納
されてプロセス制御装置が構成される。このシエ
ルフには入出力カードが挿入される。されに高機
能システムを構成するために複数のシエルフを用
いて各シエルフ内の制御ブロツクを結線すること
もある。このような構成とした場合の全体システ
ムを第4図を用いて説明する。第4図に示すよう
に、1つのシエルフ15内に4つの制御ブロツク
A,B,C,Dがあるとすると、これらの制御ブ
ロツクA,B,C,Dの入力データ部や出力デー
タ部は入力制御部16あるいは出力制御部17と
結線されたり、さらにシエルフ15の入力データ
部15aや出力データ部15bと結線されて他の
シエルフ内の制御ブロツクと結線される。なお、
シエルフによつては制御ブロツクと入力制御部1
6、出力制御部17との結線がないものもある。
Software creation is completed through these steps, and a conceptual diagram of this software creation is shown in FIG. That is, as shown in FIG. 3, control blocks A, B, C, and D assigned to each control function are
Input data sections 11a to 11d store the input data to be processed, respectively, and output data section 12a stores the results of processing the input data.
to 12d, a function description section 14 that describes and stores contents for processing input data in various description languages;
a to 14d, functional description language type storage units 13a to 13d indicating the type of the description language,
The overall control processing content is realized by connecting the input data portions 11a to 11d and output data portions 12a to 12d of each control block on software in correspondence with the control processing content. Then, a plurality of control blocks as shown in FIG. 3 (Four control blocks are shown in FIG. 3, but of course the number is not limited to this number) are contained within one shelf. are stored to configure a process control device. Input/output cards are inserted into this shelf. In addition, in order to configure a highly functional system, multiple shelves may be used to connect the control blocks within each shelf. The entire system with such a configuration will be explained using FIG. 4. As shown in FIG. 4, if there are four control blocks A, B, C, and D in one shelf 15, the input data sections and output data sections of these control blocks A, B, C, and D are as follows. It is connected to the input control section 16 or the output control section 17, or further connected to the input data section 15a or output data section 15b of the shelf 15, and then to the control blocks in other shelves. In addition,
Depending on the shelf, the control block and input control section 1
6. Some devices do not have a connection to the output control section 17.

このような各制御ブロツクは、具体的には第2
図に示す主メモリ9に格納される。第5図は、こ
の主メモリ9の概略構成図であり、各制御ブロツ
クA,B,C,D毎に第3図に示す入力データ部
11aないし11d、出力データ部12aないし
12d、機能記述言語種別格納部13aないし1
3d、機能記述部14aないし14dが設けられ
ている。また主メモリ9には、このような制御ブ
ロツクのほかに制御ブロツク間結線テーブル9が
設けられる。この制御ブロツク間結線テーブル1
8は、各制御ブロツク間のデータの受け渡しを指
定するものであり、各制御ブロツクの入力データ
部の各入力データ毎にテーブルが構成される。ま
た、制御ブロツクと出力制御部17、シエルフ1
5の出力データ部15bとの間、あるいはシエル
フ間のデータの受渡しを指定するために、出力制
御部17とシエルフ15の入力データ部15a、
出力データ部15bとを制御ブロツクとみなし
て、出力制御部の各入力データ毎の結線テーブル
19、シエルフ15の出力データ部15bの各デ
ータ毎の結線テーブル20、およびシエルフ15
の入力データ部15aの各データ毎の結線テーブ
ル(シエルフ間の結線テーブル)21が構成され
る。なお、入力制御部16と制御ブロツクとの結
線は制御ブロツクの入力データ部の各入力データ
毎の制御ブロツク結線テーブルにて指定されるた
め不要である。
Each such control block is specifically
It is stored in the main memory 9 shown in the figure. FIG. 5 is a schematic configuration diagram of this main memory 9, and each control block A, B, C, D has an input data section 11a to 11d shown in FIG. 3, an output data section 12a to 12d, and a functional description language. Type storage section 13a to 1
3d, and function description sections 14a to 14d are provided. In addition to such control blocks, the main memory 9 is also provided with an inter-control block connection table 9. This control block connection table 1
Reference numeral 8 designates data transfer between each control block, and a table is constructed for each input data in the input data section of each control block. In addition, the control block, output control section 17, and shelf 1
In order to specify the transfer of data between the output data section 15b of 5 or between the Shelf 15, the output control section 17 and the input data section 15a of the Shelf 15,
The output data section 15b is regarded as a control block, and a connection table 19 for each input data of the output control section, a connection table 20 for each data of the output data section 15b of the shelf 15, and a connection table 20 for each data of the output data section 15b of the shelf 15 are provided.
A connection table (inter-shelf connection table) 21 is configured for each data in the input data section 15a. Note that the connection between the input control section 16 and the control block is unnecessary because it is specified in the control block connection table for each input data in the input data section of the control block.

第3図の制御ブロツクBの入力データ部11b
の結線テーブルを一例として第6図に示す。第3
図においては制御ブロツクBの入力データ第2,
4,32番目がそれぞれ制御ブロツクCの出力デー
タ第34番目、制御ブロツクAの出力データ第33番
目、制御ブロツクAの出力データ第63番目に結線
されている。したがつて、結線テーブルは制御ブ
ロツク番号部22と出力データ番号部23とから
構成されており、これらの制御ブロツク番号部2
2と出力データ番号部23の入力データの第2,
4,32番目に対応する箇所にそれぞれ制御ブロツ
ク番号C,A,A出力データ番号34,33,63が格
納されている。制御ブロツクの入力データ部がシ
エルフの入力データ部や入力制御部と結線される
場合には、制御ブロツク番号部にシエルフの番号
や入力制御部の番号が記載される。また、シエル
フ15の入力データ部の結線テーブルの制御ブロ
ツク番号部には他のシエルフの番号が記載され
る。なお、入力制御部16、出力制御部17およ
びシエルフの入力データ部、出力データ部とを制
御ブロツクとみなすために、主メモリ9に図示さ
れていないがデータ領域を設けておく。
Input data section 11b of control block B in FIG.
An example of the connection table is shown in FIG. Third
In the figure, the second input data of control block B,
The 4th and 32nd output data are connected to the 34th output data of control block C, the 33rd output data of control block A, and the 63rd output data of control block A, respectively. Therefore, the connection table is composed of a control block number section 22 and an output data number section 23.
2 and the second input data of the output data number section 23,
Control block numbers C, A, and A output data numbers 34, 33, and 63 are stored in locations corresponding to the 4th and 32nd blocks, respectively. When the input data section of the control block is connected to the input data section or input control section of the shelf, the number of the shelf or the number of the input control section is written in the control block number section. Further, the numbers of other shelves are written in the control block number section of the connection table in the input data section of the shelf 15. Note that a data area (not shown) is provided in the main memory 9 so that the input control section 16, the output control section 17, and the input data section and output data section of the shelf are regarded as control blocks.

このような構成において、演算処理装置7は各
結線テーブルに従つて、各制御ブロツクの入力デ
ータ部に結線先の出力データ部のデータをセツト
する。なお、シエルフの入力データ部には他のシ
エルフの出力データ部のデータがセツトされ、出
力制御部には結線先の制御ブロツクのデータ部の
データがセツトされる。その後演算処理装置7は
機能記述言語種別格納部を参照して機能記述部が
どの言語で記述されているかを知り、その記述に
従つて入力データ部のデータを処理していき、そ
の結果を出力データ部にセツトしていく。この一
連の手順を演算処理装置7は制御ブロツクの番号
順に各制御ブロツク毎に実行していき、全体の制
御処理内容を実現する。なお、入力制御部16、
出力制御部17、シエルフの入力データ部、出力
データ部に対応する制御ブロツクの処理は、制御
対象から入力を取り込んだり、あるいは出力を出
したり、さらに他のシエルフや制御ブロツクから
データを取り込んだりすることが行なわれる。こ
のような手順を実現するために、演算処理装置7
には各機能記述言語を解読して実行するためのソ
フトが組み込まれている。
In such a configuration, the arithmetic processing unit 7 sets the data of the output data section of the connection destination in the input data section of each control block according to each connection table. Note that the input data section of the shelf is set with the data of the output data section of another shelf, and the output control section is set with the data of the data section of the control block to which it is connected. After that, the arithmetic processing unit 7 refers to the function description language type storage section, learns in which language the function description section is written, processes the data in the input data section according to the description, and outputs the result. Set it in the data section. The arithmetic processing unit 7 executes this series of procedures for each control block in numerical order of the control blocks, thereby realizing the entire control processing content. Note that the input control section 16,
The processing of the output control unit 17, control blocks corresponding to the input data section and output data section of the shelf, takes in input from the controlled object, outputs output, and also takes in data from other shelves and control blocks. things will be done. In order to realize such a procedure, the arithmetic processing unit 7
has built-in software to decipher and execute each functional description language.

次に、このように構成されるプロセス制御装置
のソフトウエアの検証方法について説明する。
Next, a method for verifying the software of the process control device configured as described above will be explained.

第7図はソフトウエアの検証を行なうための装
置をプロセス制御装置に接続した場合のシステム
の概略構成図であり、図において24はプロセス
制御装置、25はマンマシンインタフエース装
置、26はCRT装置、27はハードコピー装置
を示している。マンマシンインタフエース装置2
5はプロセス制御装置24が通常備えているもの
である。このようなシステムにおいて、ソフトウ
エアの検証方法を第8図a,bを用いて説明す
る。第8図a,bはそれぞれソフトウエアの検証
を行なわない場合、行なう場合のプロセス制御装
置の概念図を示している。なお、第8図において
はシエルフ間の結線はないものとしている。ソフ
トウエアの検証を行なわない場合には、第8図a
に示すようにプロセス制御装置24内の入力カー
ド28、出力カード29、制御ブロツク30の結
線が行なわれており、プロセス制御装置24はマ
ンマシンインタフエース装置25からの指令およ
び情報をインタフエース部33を介して受けと
り、演算処理装置31が結線テーブル32に従つ
て全体の制御処理を行なう。
FIG. 7 is a schematic configuration diagram of a system when a device for verifying software is connected to a process control device. In the figure, 24 is a process control device, 25 is a man-machine interface device, and 26 is a CRT device. , 27 indicate a hard copy device. Man-machine interface device 2
5 is what the process control device 24 normally has. A method for verifying software in such a system will be explained using FIGS. 8a and 8b. FIGS. 8a and 8b show conceptual diagrams of the process control apparatus when software verification is not performed and when software verification is performed, respectively. In addition, in FIG. 8, it is assumed that there is no connection between the shields. If the software is not verified, see Figure 8a.
As shown in the figure, the input card 28, output card 29, and control block 30 in the process control device 24 are connected, and the process control device 24 transfers commands and information from the man-machine interface device 25 to the interface section 33. The arithmetic processing unit 31 performs overall control processing according to the connection table 32.

これに対して、ソフトウエアの検証を行なう場
合には第8図bに示すように入力制御部28、出
力制御部29、制御ブロツク30間の結線を無効
にして各制御ブロツクの入出力データの転送は行
なわないようにする。具体的には、マンマシンイ
ンタフエース装置25よりプロセス制御装置24
に結線無効の指示を与えて、プログラム実行の際
に参照される結線無効フラグを“1”にセツトす
る。演算処理装置31は、第9図のフロチヤート
に示すようにこの結線無効フラグを参照し、この
フラグが“0”である場合には結線テーブルに従
つて結線先のデータを新たに取込んだのち処理を
行ない、処理結果として出力データを書込むが、
もし、このフラグが“1”である場合には、入力
データの取込みは行なわずに、既に取込まれてい
るデータを用いて処理を行ない処理結果としての
出力データを書込む。このようにすることによ
り、入力制御部、出力制御部、制御ブロツク間の
データの受渡しは行なわれずに、機能記述言語に
述つた処理だけが行なわれる。
On the other hand, when verifying software, the connections between the input control section 28, output control section 29, and control block 30 are disabled and the input/output data of each control block is Avoid forwarding. Specifically, the process control device 24 is connected to the man-machine interface device 25.
An instruction to invalidate the connection is given to the program, and the invalid connection flag, which is referred to during program execution, is set to "1". The arithmetic processing unit 31 refers to this connection invalid flag as shown in the flowchart of FIG. 9, and if this flag is "0", it newly imports the data of the connection destination according to the connection table and then executes the process. performs processing and writes output data as the processing result,
If this flag is "1", no input data is taken in, the data that has already been taken in is used for processing, and output data as a processing result is written. By doing so, only the processing described in the functional description language is performed without passing data between the input control section, output control section, and control block.

このような状態において、マンマシンインタフ
エース装置25からの指示により前述の主メモリ
内の制御ブロツクのデータを読み出してCRT装
置26(第7図)に、第10図のCRT画面34
に示すように制御ブロツク35の形で、入力デー
タ部36、出力データ部37、機能記述言語種別
格納部38、機能記述部39のデータを表示させ
る(なお、機能記述部39は表示できないような
場合には省略する)。そして、マンマシンインタ
フエース装置25により制御ブロツクの入力デー
タ部36にある入力パターンを書込んだのち機能
記述部39に従つた処理を行なわせ、その処理結
果を出力データ部37に書込ませてCRT画面3
4に表示させる。この処理結果をマンマシンイン
タフエース装置25により判読して入力パターン
に対応した所定のパターンになつているかどうか
をチエツクする。このような処理をすべての制御
ブロツクについてそれぞれ行なうことにより、制
御ブロツク単位のソフトウエアの検証を行なうこ
とができる。必要に応じてソフトウエアの検証結
果であるCRT画面をハードコピー装置27に取
ることがきる。各制御ブロツクの検証が終了した
後、マンマシンインタフエース装置25によりプ
ロセス制御装置24に結線有効指令を与えて結線
無効フラグを“0”にすると再び第8図aの状態
になり、プロセスへの制御を開始する。
In such a state, the data of the control block in the main memory mentioned above is read out according to instructions from the man-machine interface device 25, and is transferred to the CRT device 26 (FIG. 7) on the CRT screen 34 of FIG.
As shown in the figure, the data in the input data section 36, output data section 37, function description language type storage section 38, and function description section 39 are displayed in the form of a control block 35 (note that the function description section 39 is not displayed in the form of a control block 35). (omitted if applicable). Then, after writing the input pattern in the input data section 36 of the control block by the man-machine interface device 25, processing according to the function description section 39 is performed, and the processing result is written in the output data section 37. CRT screen 3
Display on 4. This processing result is read by the man-machine interface device 25 to check whether it is a predetermined pattern corresponding to the input pattern. By performing such processing for each control block, it is possible to verify the software for each control block. If necessary, a CRT screen showing the software verification results can be captured on the hard copy device 27. After the verification of each control block is completed, the man-machine interface device 25 gives a connection enable command to the process control device 24 to set the connection invalid flag to "0", and the state shown in FIG. Start control.

このように本発明によれば、検証用のデータの
設定および演算したデータのチエツクをマンマシ
ンインタフエース装置から行なうことが可能とな
るため別個の装置を用意する必要がない。また、
プロセス制御装置のソフトウエアの構造を、制御
ブロツクを結線で結ぶという構造にし、ソフトウ
エアの検証時にその結線を無効にすることで、制
御対象のプロセスとプロセス制御装置との接続を
切離すことなしにソフトウエアの検証を行なうこ
とができる。さらに、検証は各制御ブロツク毎に
行なえるため、ソフトウエアに不具合があつた場
合でも容易にその箇所を検出することができる。
As described above, according to the present invention, it is possible to set verification data and check calculated data from the man-machine interface device, so there is no need to prepare a separate device. Also,
By structuring the software of the process control device in such a way that the control blocks are connected by wires, and by disabling those connections during software verification, the connection between the process to be controlled and the process control device is not severed. Verification of software can be performed at the same time. Furthermore, since verification can be performed for each control block, even if there is a problem with the software, the location can be easily detected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のソフトウエア検証方法によるシ
ステム構成図、第2図は本発明が適用されるプロ
セス制御装置の概略構成図、第3図はプロセス制
御装置のソフトウエア作成の概念図、第4図はプ
ロセス制御装置の全体システム図、第5図は主メ
モリの概略構成図、第6図は制御ブロツク間結線
テーブルの一例を示す構成図、第7図は本発明の
ソフトウエア検証方法によるシステム構成図、第
8図は本発明によるソフトウエア検証方法におけ
るプロセス制御装置の概念図、第9図は本発明に
よるソフトウエア検証時の演算処理装置の動作フ
ローチヤート、第10図はソフトウエア検証時の
CRT画面を示している。 7……演算処理装置、8……共通バス、9……
主メモリ、10……プロセス入出力装置、A,
B,C,D……制御テーブル、11aないし11
d……入力データ部、12aないし12d……出
力データ部、13aないし13d……機能記述言
語種別格納部、14aないし14d……機能記述
部、15……シエルフ、16,28……入力制御
部、17,29……出力制御部、18,19,2
0,21……結線テーブル、25……マンマシン
インタフエース装置、26……CRT装置、27
……ハードコピー装置。
FIG. 1 is a system configuration diagram using a conventional software verification method, FIG. 2 is a schematic configuration diagram of a process control device to which the present invention is applied, FIG. 3 is a conceptual diagram of software creation for the process control device, and FIG. The figure is an overall system diagram of the process control device, Figure 5 is a schematic configuration diagram of the main memory, Figure 6 is a configuration diagram showing an example of a connection table between control blocks, and Figure 7 is a system using the software verification method of the present invention. 8 is a conceptual diagram of the process control device in the software verification method according to the present invention, FIG. 9 is an operation flowchart of the arithmetic processing device during software verification according to the present invention, and FIG. 10 is a diagram during software verification. of
Shows a CRT screen. 7... Arithmetic processing unit, 8... Common bus, 9...
Main memory, 10...Process input/output device, A,
B, C, D...control table, 11a to 11
d...Input data section, 12a to 12d...Output data section, 13a to 13d...Function description language type storage section, 14a to 14d...Function description section, 15...Sielf, 16, 28...Input control section , 17, 29...output control section, 18, 19, 2
0, 21... Connection table, 25... Man-machine interface device, 26... CRT device, 27
...Hardcopy device.

Claims (1)

【特許請求の範囲】[Claims] 1 全体の制御処理内容を複数個の制御機能に分
割し、各制御機能に対応させてそれぞれ、処理す
べき入力データを格納しておく入力データ部、入
力データを処理する内容を最適の記述言語で記述
し格納しておく機能記述部、該記述言語の種別を
示す機能記述言語種別格納部および入力データを
処理した結果を格納しておく出力データ部からな
る制御ブロツクと、該制御ブロツクのデータの転
送を指示する結線テーブルと、該結線テーブルに
従い制御ブロツクのデータの転送を実行し、かつ
前記機能記述言語種別格納部を参照して前記機能
記述部の記述言語を解読実行する演算処理装置と
を備えたプロセス制御装置のソフトウエアを検証
するためのものであつて、前記結線テーブルに従
つた制御ブロツクのデータの転送を無効にする指
令を与えた後、各制御ブロツク毎に、前記入力デ
ータ部に所定の入力パターンを加えて前記機能記
述部の内容に従つた処理を行ない、この処理結果
として得られる前記出力データ部のデータが前記
入力パターンに対応した所定の出力パターンであ
るかどうかをチエツクすることにより、各制御ブ
ロツクのソフトウエアの検証を行なうことを特徴
とするプロセス制御装置のソフトウエア検証方
法。
1 Divide the overall control processing content into multiple control functions, and create an input data section that stores input data to be processed in correspondence with each control function, and an optimal description language for processing the input data. A control block consisting of a function description section that is written and stored in a function description language, a function description language type storage section that indicates the type of the description language, and an output data section that stores the results of processing input data, and the data of the control block. a connection table for instructing the transfer of the data; and an arithmetic processing unit that executes the transfer of control block data according to the connection table, and decodes and executes the description language of the function description section by referring to the function description language type storage section. This is for verifying the software of a process control device equipped with a Add a predetermined input pattern to the function description section, perform processing according to the contents of the function description section, and check whether the data in the output data section obtained as a result of this processing is a predetermined output pattern corresponding to the input pattern. A software verification method for a process control device, characterized in that software of each control block is verified by checking.
JP58006922A 1983-01-19 1983-01-19 Software verifying method of process controller Granted JPS59133613A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58006922A JPS59133613A (en) 1983-01-19 1983-01-19 Software verifying method of process controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58006922A JPS59133613A (en) 1983-01-19 1983-01-19 Software verifying method of process controller

Publications (2)

Publication Number Publication Date
JPS59133613A JPS59133613A (en) 1984-08-01
JPH0424722B2 true JPH0424722B2 (en) 1992-04-27

Family

ID=11651734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58006922A Granted JPS59133613A (en) 1983-01-19 1983-01-19 Software verifying method of process controller

Country Status (1)

Country Link
JP (1) JPS59133613A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63109511A (en) * 1986-10-28 1988-05-14 Meidensha Electric Mfg Co Ltd Test method for arithmetic function module intermediate processing in ddc equipment
JP2722851B2 (en) * 1991-05-07 1998-03-09 横河電機株式会社 Process control equipment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379182A (en) * 1976-12-24 1978-07-13 Tokyo Electric Power Co Inc:The Program debugging method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5379182A (en) * 1976-12-24 1978-07-13 Tokyo Electric Power Co Inc:The Program debugging method

Also Published As

Publication number Publication date
JPS59133613A (en) 1984-08-01

Similar Documents

Publication Publication Date Title
JPH04357520A (en) Multi-window controller
JPH0424722B2 (en)
CN108920695B (en) A kind of data query method, apparatus, equipment and storage medium
JPH0821009B2 (en) CHANNEL CONTROLLER INITIALIZATION METHOD AND SYSTEM FOR THE INITIALIZATION
JP3556336B2 (en) Program creation device and creation method
JPH0421881B2 (en)
JPH035604B2 (en)
JPH01155452A (en) System for confirming connection of data processing system
JP2721364B2 (en) Diagram editing device
JP2861136B2 (en) Unconnected display method
JP3093228B2 (en) Image processing apparatus and method
JP2536183B2 (en) Image processing method and apparatus
JPH02270044A (en) Visualization processing circuit
JPS60134322A (en) Coordinate reader
JPH0367357A (en) Multi-cpu system
JPS59106017A (en) Testing of input/output controller
JPS58195230A (en) Channel controller
JPH04199445A (en) Microprogram load control system
JPH04165469A (en) Circuit diagram display device
JPH1040125A (en) Microcomputer
JPH08235238A (en) Wiring method for printed wiring board
JPH03175770A (en) Parallel data test method
JPH11175114A (en) Programmable controller
JPH01243122A (en) Information processing unit
JPH03163671A (en) Image processor