JPS59133613A - Software verifying method of process controller - Google Patents
Software verifying method of process controllerInfo
- Publication number
- JPS59133613A JPS59133613A JP58006922A JP692283A JPS59133613A JP S59133613 A JPS59133613 A JP S59133613A JP 58006922 A JP58006922 A JP 58006922A JP 692283 A JP692283 A JP 692283A JP S59133613 A JPS59133613 A JP S59133613A
- Authority
- JP
- Japan
- Prior art keywords
- data
- control
- section
- input
- control block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Testing And Monitoring For Control Systems (AREA)
- Control By Computers (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はプロセス制御装置に組み込まれ、そのプロセス
制御装置の動作を決定するソフトウェアの検証方法に関
するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for verifying software that is incorporated into a process control device and determines the operation of the process control device.
ソフトウェアによ多動作が決定するプロセス制御装置に
おいては、ソフトウェアの検証方法の良否は、そのプロ
セス制御装置の性能を左右する重要な要素の1つである
。In a process control device in which many operations are determined by software, the quality of the software verification method is one of the important factors that influences the performance of the process control device.
第1図に従来の方法によってソフトウェアt−検証する
際の一般的なシステム構成例を示す。図に示すように、
プロセス制御装置1の入力部3には模擬入力装置5が接
続され、出力部4には出力表示装置6が接続される。そ
して、まず模擬入力装置5からある入カバターンをプロ
セス制御装置1に入力する。その後、プロセス制御装置
1がこの入力に基づいた処理を行なうことにょシ出力部
4に得られる出カバターンを出力表示装置6にょシ判読
し、入カバターンに対応した所定の出カバターンになっ
ているかどうかをチェックする。FIG. 1 shows an example of a general system configuration when performing software t-verification using a conventional method. As shown in the figure,
A simulated input device 5 is connected to the input section 3 of the process control device 1, and an output display device 6 is connected to the output section 4. First, a certain input pattern is input from the simulated input device 5 to the process control device 1. Thereafter, when the process control device 1 performs processing based on this input, the output pattern obtained at the output section 4 is read by the output display device 6 to determine whether the output pattern corresponds to the input pattern. Check.
ところで、この方法では入力模擬装置5と出力表示装置
6を別個用意する必要がある。また、ソフトウェアに不
具合点があった場合には、入出力信号の状態からソフト
ウェアのどの部分が不具合であるかを総合的に判断せざ
るを不具合箇所の検出にはある程度熟練した技術が必要
となる。さらニ、実際の制御対象となるプロセスと、プ
ロセス制御装置の入力部、出力部とを接続した後にソフ
トウェアに変更があっ−た場合には、その検証のために
制御対象のプロセスをプロセス制御装置とは一度切り離
し、入力模擬装置と出力表示装置を接続する必要があシ
、ソフトウェアの検証後、再度プロセスをプロセス制御
装置に接続し直さなければならないという欠点があった
。By the way, in this method, it is necessary to separately prepare the input simulation device 5 and the output display device 6. Additionally, if there is a defect in the software, it is necessary to comprehensively judge which part of the software is defective based on the state of the input/output signals, and a certain level of skill is required to detect the defect. . Furthermore, if there is a change in the software after connecting the process to be actually controlled and the input and output parts of the process control device, the process to be controlled should be connected to the process control device for verification. The disadvantage is that it is necessary to disconnect the process from the process controller and then connect the input simulation device and output display device, and then to reconnect the process to the process control device after verifying the software.
本発明は上記に鑑み、このような欠点を除去して特別な
装置を接続することなしに、また容易にソフトウェアの
検証を行なうことのできるソフトウェアの検証方法を提
供することを目的とする。In view of the above, an object of the present invention is to provide a software verification method that eliminates such drawbacks and allows software verification to be easily performed without connecting a special device.
この目的は本発明によれば、全体の制御処理内容を複数
個の制御機能に分割し、各制御機能に対応させてそれぞ
れ、処理すべき入力データを格納しておく入力データ部
、入力データを処理する内容を最適の記述言語で記述し
格納しておく機能記述部、該記述言語の種別を示す機能
記述言語種別格納部および入力データを処理した結果を
格納しておく出力データ部からなる制御ブロックと、該
制御ブロックのデータの転送を指示する結線テーブルと
、該結線テーブルに従い制御ブロックのデータの転送を
実行し、かつ前記機能記述言語種別格納部を参照して前
記機能記述部の記述言語を解読実行する演算処理装置と
からプロセス制御装置を構成し、前記結線テーブルに従
った制御ブロックのデータの転送を無効にする指令を与
えた後、各制御ブロック毎に前記入力デーク部に所定の
入カバターンを加えて前記機能記述部の内容に従った処
理を行ない、この処理結果として得られる前記出力デー
タ部のデータが前記入カバターンに対応した所定の出カ
バターンであるかどうかをチェックして、各制御ブロッ
クのソフトウェアの検証を行なうことにより達成される
。According to the present invention, this purpose is to divide the entire control processing content into a plurality of control functions, and to create an input data section for storing input data to be processed and an input data section corresponding to each control function. Control consisting of a function description section that describes and stores the content to be processed in an optimal description language, a function description language type storage section that indicates the type of the description language, and an output data section that stores the results of processing input data. A block, a connection table that instructs the transfer of data of the control block, and a description language of the function description section that executes the transfer of data of the control block according to the connection table, and refers to the function description language type storage section. A process control device is configured from an arithmetic processing device that decodes and executes the data, and after giving a command to disable data transfer of the control block according to the connection table, a predetermined value is sent to the input data section for each control block. adding an input cover turn, performing processing according to the contents of the function description section, and checking whether data in the output data section obtained as a result of this processing is a predetermined output cover turn corresponding to the input cover turn; This is achieved by verifying the software of each control block.
以下、本発明を図に示す実施例に基づいて詳細に説明す
る。Hereinafter, the present invention will be explained in detail based on embodiments shown in the drawings.
まず、本発明によるソフトウェアの検証方法が適用され
るプロセス制御装置の構成について説明する。第2図は
本発明が適用されるプロセス制御装置の概略構成図を示
すものであり、図において7は演算処理装置、8は共通
パ゛ス、9は主メモ】ハ10はプロセス入出力装置を示
している。演算処理装置7、主メモリ9、プロセス入出
力装置10は共通ノクス8を介して互いに接続されてい
る。このような構成において、ソフトウェアを次の手順
にて作成する。First, the configuration of a process control device to which a software verification method according to the present invention is applied will be described. FIG. 2 shows a schematic configuration diagram of a process control device to which the present invention is applied. In the figure, 7 is an arithmetic processing unit, 8 is a common path, 9 is a main memo, and 10 is a process input/output device. It shows. The arithmetic processing unit 7, main memory 9, and process input/output device 10 are connected to each other via a common node 8. In such a configuration, software is created using the following steps.
1)全体の制御処理内容を把握し、それを複数個の制御
機能に分割する。1) Understand the overall control processing content and divide it into multiple control functions.
2)各々の制御機能に対し、1つずつ制御ブロックを割
当てる。2) Allocate one control block to each control function.
3)制御ブロック間結線テーブルを作成してブロック間
のデータ受渡しを指定する。3) Create an inter-control block connection table and specify data transfer between blocks.
4)各制御ブロックの処理内容を各々の処理に最適な記
述言語を選択し、記述してい〈p例えば、比較的単純な
シーケンス制御の場合にはシーケンステーブルを、複雑
な判定を多く含んだシーケンス制御には問題向言語を、
フィートノ(ツク制御、アナログ演算を主体とした処理
には機能モジュールの組み合せを、さらに非常に特異な
制御処理にはアセンブラ言語を選んでいく。4) The processing content of each control block is described by selecting the most suitable description language for each process. Problem-oriented language for control,
A combination of functional modules is selected for processing that mainly involves control and analog calculations, and assembler language is selected for extremely specific control processing.
このような手順でソフトウェアの作成が終了するが、こ
のソフトウェア作成の概念図を第3図に示す。すなわち
、第3図に示すように、各制御機能毎に割当てられた制
御ブロックA、B、C,Dにそれぞれ処理すべき入力デ
ータを格納しておく入力データ部11aないしlid、
入力データを処理した結果を格納しておく出力データ部
12aないし12d、入力データを処理する内容を各種
の記述言語で記述し格納しておく機能記述部14aない
し14d、この記述言語の種別を示す機能記述言語種別
格納部13aないし13dを設け、かつ各制御ブロック
の入力データ部11aないしlidと出力データ部12
aないし12dとを制御処理内容に対応させてソフトウ
ェア上で結線することによυ、全体の制御処理内容を実
現するのである。そして、第3図に示すような複数の制
御ブロック(なお、第3図においては4つの制御ブロッ
クが示されているが、この数に限定されないことは勿論
である。)が1つのシェルフ内に格納されてプロセス制
御装置が構成される。このシェルフには入出力カードが
挿入される。さらに高機能システムを構成するために複
数のシェルフを用いて各シェルフ内の制御ブロックを結
線することもある。このような構成とした場合の全体シ
ステムを第4図を用いて説明する。第4図に示すように
、1つのシェルフ15内に4つの制御ブロックA。Software creation is completed through these steps, and a conceptual diagram of this software creation is shown in FIG. That is, as shown in FIG. 3, input data sections 11a to lid store input data to be processed in control blocks A, B, C, and D allocated for each control function, respectively;
Output data sections 12a to 12d that store the results of processing input data; function description sections 14a to 14d that describe and store the contents of processing input data in various descriptive languages; and indicate the type of this descriptive language. Function description language type storage sections 13a to 13d are provided, and input data sections 11a to lid and output data section 12 of each control block are provided.
By connecting a to 12d on software in accordance with the control processing content, the overall control processing content is realized. Then, a plurality of control blocks as shown in FIG. 3 (note that four control blocks are shown in FIG. 3, but of course the number is not limited to this number) can be stored within one shelf. are stored to configure a process control device. Input/output cards are inserted into this shelf. Furthermore, in order to configure a highly functional system, a plurality of shelves may be used and control blocks within each shelf may be connected. The entire system with such a configuration will be explained using FIG. 4. As shown in FIG. 4, there are four control blocks A in one shelf 15.
H,C,Dがあるとすると、これらの制御ブロックA、
B、C,Dの入力データ部や出力データ部は入力制御部
16あるいは出力制御部17と結線されたシ、さらにシ
ェルフ15の入力データ部15aや出力データ部15b
と結線されて他のシェルフ内の制御ブロックと結線され
る。なお、シェルフによっては制御ブロックと入力制御
部16、出力制御部17との結線がないものもある。Assuming that there are H, C, and D, these control blocks A,
The input data sections and output data sections of B, C, and D are connected to the input control section 16 or output control section 17, and the input data section 15a and output data section 15b of the shelf 15.
and the control blocks in other shelves. Note that some shelves do not have connections between the control block and the input control section 16 and output control section 17.
このような各制御ブロックは、具体的には第2図に示す
主メモリ9に格納される。第5図は、この主メモリ9の
概略構成図であシ、各制御ブロックA、B、C,D毎に
第3図に示す入力データ部11aないしlid%出力デ
出力データ部外2a12d、機能記述言語種別格納部1
3aないし13d、機能記述部14aないし14dが設
けられている。また主メモリ9には、このような制御ブ
ロックのほかに制御ブロック間結線チージル9が設けら
れる。この制御ブロック間結線テーブル18は、各制御
ブロック間のデータの受は渡しを指定するものであり、
各制御ブロックの入力データ部の各入力データ毎にテー
ブルが構成される。Each such control block is specifically stored in the main memory 9 shown in FIG. FIG. 5 is a schematic configuration diagram of this main memory 9, and each control block A, B, C, D has an input data section 11a to a lid% output/output data section 2a 12d shown in FIG. Description language type storage section 1
3a to 13d and function description parts 14a to 14d are provided. In addition to such control blocks, the main memory 9 is also provided with inter-control block connections 9. This inter-control block connection table 18 specifies the reception and passing of data between each control block.
A table is constructed for each input data in the input data section of each control block.
また、制御ブロックと出力制御部17.シェルフ15の
出力データ部15bとの間、あるいはシェルフ間のデー
タの受渡しを指定するために、出力制御部17とシェル
フ15の入力データ部15a。Further, the control block and the output control section 17. The output control section 17 and the input data section 15a of the shelf 15 are used to specify the transfer of data between the output data section 15b of the shelf 15 or between the shelves.
出力データ部15bとを制御ブロックとみなして、出力
制御部の各入力データ毎の結線テーブル19、シェルフ
15の出力データ部15bの各データ毎の結線テーブル
20.およびシェルフ15の入力データ部15aの各デ
ータ毎の結線テーブル(シェルフ間の結線テーブル)2
1が構成される。なお、入力制御部16と制御ブロック
との結線は制御ブロックの入力データ部の各入力データ
毎の制御ブロック結線テーブル罠て指定されるため不要
である。The output data section 15b is regarded as a control block, and a connection table 19 for each input data of the output control section and a connection table 20 for each data of the output data section 15b of the shelf 15 are prepared. and a connection table for each data in the input data section 15a of the shelf 15 (connection table between shelves) 2
1 is configured. Note that the connection between the input control unit 16 and the control block is unnecessary because it is specified by trapping the control block connection table for each input data in the input data section of the control block.
第3図の制御ブロックBの入力データ部11bの結線テ
ーブルを一例として第6図に示す。第3図においては制
御ブロックBの入力データ第2゜4.32番目がそれぞ
れ制御ブロックCの出力データ第34番目、制御ブロッ
クAの出力データ第33番目、制御ブロックAの出力デ
ータ第63番目に結線されている。したがって、結線テ
ーブルは制御ブロック番号部22と出力データ番号部2
32.4.32番目に対応する箇所にそれぞれ制御ブロ
ック番号C,A、A出力データ番号34,33゜63が
格納されている。制御ブロックの入力データ部がシェル
フの入力データ部や入力制御部と結線される場合には、
制御ブロック番号部にシェルフの番号や入力制御部の番
号が記載される。また。The connection table of the input data section 11b of the control block B in FIG. 3 is shown in FIG. 6 as an example. In Fig. 3, the 2nd 4.32nd input data of control block B is the 34th output data of control block C, the 33rd output data of control block A, and the 63rd output data of control block A. wired. Therefore, the connection table includes the control block number section 22 and the output data number section 2.
Control block numbers C, A, and A output data numbers 34, 33°63 are stored in locations corresponding to 32.4.32, respectively. When the input data section of the control block is connected to the input data section or input control section of the shelf,
The shelf number and input control unit number are written in the control block number section. Also.
シェルフ15の入力データ部の結線テーブルの制御ブロ
ック番号部には他のシェルフの番号が記載される。なお
、入力制御部16、出力制御部17およびシェルフの入
力データ部、出力データ部とを制御ブロックとみなすた
めに、主メモリ9に図示されていないがデータ領域を設
けておく。The numbers of other shelves are written in the control block number section of the connection table in the input data section of the shelf 15. Note that a data area (not shown) is provided in the main memory 9 so that the input control section 16, the output control section 17, and the input data section and output data section of the shelf are regarded as control blocks.
このような構成において、演算処理装置7は各結線テー
ブルに従って、各制御ブロックの入力データ部に結線光
の出力データ部のデータをセットする。なお、シェルフ
の入力データ部には他のシェルフの出力データ部のデー
タがセットされ、出力制御部には結線先の制御ブロック
のデータ部のデータがセットされる。その恢演算処理装
置7は機能記述言語種別格納部を参照して機能記述部が
どの言語で記述されているかを知り、その記述に従って
入力データ部のデータを処理していき、その結果を出力
データ部にセットしていく。この一連の手順を演算処理
装置7は制御ブロックの番号順に各制御ブロック毎に実
行していき、全体の制御処理内容を実現する。なお、入
力制御部16、出力制御部17、シェルフの入力データ
部、出力データ部に対応する制御ブロックの処理は、制
御対象から入力を取り込んだり、あるいは出力を出した
シ、さらに他のシェルフや制御ブロックからデータを取
シ込んだシすることが行なわれる。このような手順を実
現するために、演算処理装置7には各機能記述言語を解
読して実行するためのソフトが組み込まれている。In such a configuration, the arithmetic processing unit 7 sets the data of the output data section of the connection light in the input data section of each control block according to each connection table. Note that data in the output data section of another shelf is set in the input data section of the shelf, and data in the data section of the connected control block is set in the output control section. The arithmetic processing unit 7 refers to the function description language type storage section to find out in which language the function description section is written, processes the data in the input data section according to the description, and uses the results as output data. Set it in the section. The arithmetic processing unit 7 executes this series of procedures for each control block in numerical order of the control blocks, thereby realizing the entire control processing content. Note that the processing of the control blocks corresponding to the input control unit 16, output control unit 17, input data section, and output data section of the shelf is performed by the input control unit 16, the output control unit 17, and the input data section and output data section of the shelf. The data is imported from the control block. In order to implement such a procedure, software for decoding and executing each functional description language is incorporated in the arithmetic processing unit 7.
次に、このように構成されるプロセス制御装置のソフト
ウェアの検証方法について説明する。Next, a method for verifying the software of the process control device configured as described above will be explained.
第7図はソフトウェアの検証を行なうための装置をプロ
セス制御装置に接続した場合のシステムの概略構成図で
あり、図において24はプロセス制御装置、25はマン
マシンインタフェース装置、26はC几T装置、27は
ノ・−トコビー装置を示しテイル。マンマシンインター
フェース装置25Uプロセス制御装置24が通常備えて
いるものである。このようなシステムにおいて、ソフト
ウェアの検証方法を第8図(a) 、 (b)を用いて
説明する。第8図(a) 、 (b)はそれぞれソフト
ウェアの検証を行なわない場合1行なう場合のプロセス
制御装置の概念図を示しでいる。なお、第8図において
はシェルフ間の結線は表いものとしている。ソフトウェ
アの検証を行なわない場合には、第8図(a)に示すよ
うにプロセス制御装置24内の入力カード28、出力カ
ード29、制御ブロック30の結線が行なわれておシ、
プロセス制御装置24はマンマシンインタフェース装置
25からの指令および情報をインタフェース部33を介
して受けとり、演算処理装置31が結線テーブル32に
従って全体の制御処理を行なう。FIG. 7 is a schematic configuration diagram of a system when a device for verifying software is connected to a process control device. In the figure, 24 is a process control device, 25 is a man-machine interface device, and 26 is a C-T device. , 27 indicates the No-Tokobee device. The man-machine interface device 25U is normally included in the process control device 24. A method for verifying software in such a system will be explained using FIGS. 8(a) and 8(b). FIGS. 8(a) and 8(b) show conceptual diagrams of the process control apparatus when software verification is not performed and when it is performed, respectively. In addition, in FIG. 8, the connections between the shelves are shown as a representation. If the software is not verified, the input card 28, output card 29, and control block 30 in the process control device 24 are connected as shown in FIG. 8(a).
The process control device 24 receives commands and information from the man-machine interface device 25 via the interface section 33, and the arithmetic processing device 31 performs overall control processing according to the connection table 32.
これに対して、ソフトウェアの検証を行なう場合には第
8図(b)に示すように入力制御部28、出力制御部2
9、制御ブロック30間の結線を無効にして各制御ブロ
ックの入出力データの転送は行なわないようにする。具
体的には、マンマシンインタフェース装@25よりプロ
セス制御装置24に結線無効の指示を与えて、プログラ
ム実行の際に参照される結線無効フラグを11”にセッ
トする。On the other hand, when verifying software, as shown in FIG. 8(b), the input control section 28, the output control section 2
9. Disable the connections between the control blocks 30 so that input/output data of each control block is not transferred. Specifically, the man-machine interface @25 gives an instruction to invalidate the connection to the process control device 24, and sets the invalid connection flag, which is referred to during program execution, to 11''.
演算処理装置31は、第9図のフロチャートに示すよう
にこの結線無効フラグを参照し、このフラグが′O″で
ある場合には結線テーブルに従って結線先のデータを新
たに取込んだのち処理を行ない、処理結果としての出力
データを書込むが、もし、このフラグが1#である場合
には、入力データの取込みは行なUずに、既に取込まれ
ているデータを用いて処理を行ない処理結果としての出
力データを書込む。このようにすることにより、入力制
御部、出力制御部、制御ブロック間のデータの受渡しは
行なわれずに、機能記述言語に述りた処理だけが行なわ
れる。The arithmetic processing unit 31 refers to this connection invalid flag as shown in the flowchart of FIG. 9, and if this flag is 'O'', it newly imports the data of the connection destination according to the connection table and then processes it. and writes output data as a processing result, but if this flag is 1#, processing is performed using the data that has already been imported without importing input data. Writes the output data as a processing result.By doing this, only the processing described in the functional description language is performed without passing data between the input control section, output control section, and control block. .
このような状態において、マンマシンインタフェース装
置25からの指示によシ前述の主メモリ内の制御ブロッ
クのデータを読み出してCRT装置26(第7図)に、
第10図のCRT画面341C示すように制御ブロック
35の形で、入力データ部36、出力データ部37、機
能記述言語種別格納部38、機能記述部39のデータを
表示させる(なお、機能記述部39は表示できないよう
な場合には省略する)。そして、マンマシンインタフェ
ース装置25により制御ブロックの入力データ部36に
ある入カバターンを書込んだのち機能記述部39に従っ
た処理を行なわせ、その処理結果を出力データ部37に
書込ませてCRT画面34に表示させる。この処理結果
をマンマシンインタフェース装置25によシ判読して入
カバターンに対応した所定のパターンになっているかど
うかをチェックする。このような処理をすべての制御ブ
ロックについてそれぞれ行なうことによp%制御ブロッ
ク単位のソフトウェアの検証を行なうことができる。必
要に応じてソフトウェアの検証結果であるCR,T画面
をハードコピー装置27に取ることができる。各制御ブ
ロックの検証が終了した後、マンマシンインタフェース
装置25によりプロセス制御装置ン4に結線有効指令を
与えて結線無効フラグを′”0”にすると再び第8図(
a)の状態になり、プロセスへの制御を開始する。In such a state, the data of the control block in the main memory mentioned above is read out and transferred to the CRT device 26 (FIG. 7) according to instructions from the man-machine interface device 25.
As shown in the CRT screen 341C in FIG. 39 is omitted if it cannot be displayed). Then, after writing the input pattern in the input data section 36 of the control block by the man-machine interface device 25, processing according to the function description section 39 is performed, and the processing result is written to the output data section 37, and then the CRT It is displayed on the screen 34. This processing result is read by the man-machine interface device 25 to check whether it is a predetermined pattern corresponding to the input cover pattern. By performing such processing for all control blocks, it is possible to verify the software in units of p% control blocks. If necessary, the CR and T screens, which are the software verification results, can be captured on the hard copy device 27. After the verification of each control block is completed, the man-machine interface device 25 gives a connection valid command to the process control device 4 to set the connection invalid flag to '0', and then the process shown in FIG.
It enters the state a) and starts controlling the process.
このように本発明によれば、検証用のデータの設定およ
び演算したデータのチェックをマンマシンインタフェー
ス装置から行なうことが可能となるため別個の装置を用
意する必要がない。また、プロセス制御装置のソフトウ
ェアの構造を、制御ブロックを結線で結ぶという構造に
し、ソフトウェアの検証時にその結線を無効にすること
で、制御対象のプロセスとプロセス制御装置との接続を
切離すことなしにソフトウェアの検証を行なうことがで
きる。さらに、検証は各制御ブロック毎に行なえるため
、ソフトウェアに不具合があった場合でも容易にその箇
所を検出することができる。As described above, according to the present invention, it is possible to set verification data and check calculated data from the man-machine interface device, so there is no need to prepare a separate device. In addition, by structuring the software of the process control device in such a way that the control blocks are connected by wires, and by disabling the wires during software verification, the connection between the process to be controlled and the process control device is not disconnected. software can be verified. Furthermore, since verification can be performed for each control block, even if there is a defect in the software, the location can be easily detected.
第1図は従来のソフトウェア検証方法によるシステム構
成図、第2図は本発明が適用されるプロセス制御装置の
概略構成図、第3図はプロセス制御装置のソフトウェア
作成の概念図、第4図はプロセス制御装置の全体システ
ム図、第5図は主メモリの概略構成図、第6図は制御ブ
ロック間結線テーブルの一例を示す構成図、第7図は本
発明のソフトウェア検証方法によるシステム構成図、第
8図は本発明によるソフトウェア検証方法におけるプロ
セス制御装置の概念図、第9図は本発明によるソフトウ
ェア検証時の演算処理装置の動作フローチャート、第1
0図はソフトウェア検証時のCRT画面を示している。
7・・・演算処理装置、8・・・共通バス、9・・・主
メモリ、10・・・プロセス入出力装置、A、B、C,
D・・・制御テーブル、llaないし11d・・・入力
データ部、12aないし12d・・・出力データ部、1
3aないし13d・・・機能記述言語種別格納部、14
aないし14d・・・機能記述部、15・・・シェルフ
、16.28・・・入力制御部、17.29・・・出力
制御部、18,19,20.21・・・結線テーブル、
25・・・マンマシンインタフェース装!、26°゛。
CRT装置、27・・・ハードコピー装置。
才 /1
2 m
t’3 図
′f′4 図
zS
T8 凹
q m
2′lθ n
73−FIG. 1 is a system configuration diagram using a conventional software verification method, FIG. 2 is a schematic configuration diagram of a process control device to which the present invention is applied, FIG. 3 is a conceptual diagram of software creation for the process control device, and FIG. An overall system diagram of the process control device, FIG. 5 is a schematic configuration diagram of the main memory, FIG. 6 is a configuration diagram showing an example of a connection table between control blocks, and FIG. 7 is a system configuration diagram according to the software verification method of the present invention. FIG. 8 is a conceptual diagram of the process control device in the software verification method according to the present invention, FIG. 9 is an operation flowchart of the arithmetic processing device during software verification according to the present invention, and FIG.
Figure 0 shows a CRT screen during software verification. 7... Arithmetic processing unit, 8... Common bus, 9... Main memory, 10... Process input/output device, A, B, C,
D... Control table, lla to 11d... Input data section, 12a to 12d... Output data section, 1
3a to 13d...Function description language type storage section, 14
a to 14d... Function description section, 15... Shelf, 16.28... Input control section, 17.29... Output control section, 18, 19, 20.21... Connection table,
25...Man-machine interface! , 26°゛. CRT device, 27...Hard copy device. /1 2 m t'3 Figure 'f'4 Figure zS T8 Concave q m 2'lθ n 73-
Claims (1)
各制御機能に対応させてそれぞれ、処理すべき入力デー
タを格納しておく入力データ部、入力データを処理する
内容を最適の記述言語で記述し格納しておく機能記述部
、該記述言語の種別を示す機能記述言語種別格納部およ
び入力データを処理した結果を格納しておく出力データ
部からなる制御ブロックと、該制御ブロックのデータの
転送を指示する結線テーブルと、該結線テーブルに従い
制御ブロックのデータの転送を実行し、かつ前記機能記
述言語種別格納部な参照して前記機能記述部の記述言語
を解読実行する演算処理装置とヲ備工たプロセス制御装
置のソフトウェアを検証するだめのものであって、前記
結線テーブルに従った制御ブロックのデータの転送を無
効にする指令を与えた後、各制御ブロック毎に、前記入
力データ部に所定の入カバターンを切口えて前記機能記
述部の内容に従った処理を行ない、この処理結果として
得られる前記出力データ部のデータが前記入カバターン
に対応した所定の出カバターンであるかどうかをチェッ
クすることによシ、各制御ブロックのソフトウェアの検
証を行なうことを特徴とするプロセス制御装置のソフト
ウェア検証方法。1) Divide the entire control processing content into multiple control functions,
An input data section that stores input data to be processed corresponding to each control function, a function description section that describes and stores the contents of processing the input data in an optimal description language, and the type of the description language. A control block consisting of a function description language type storage section indicating the function description language type and an output data section storing the results of processing input data, a connection table that instructs the transfer of the data of the control block, and a control block that transfers the control block according to the connection table. This is to verify the software of the process control device equipped with the arithmetic processing unit that transfers data and refers to the functional description language type storage section to decode and execute the description language of the function description section. Then, after giving a command to disable the data transfer of the control block according to the connection table, for each control block, cut a predetermined input pattern into the input data section and modify the contents of the function description section. The software of each control block is verified by performing the corresponding processing and checking whether the data in the output data section obtained as a result of this processing is a predetermined output pattern corresponding to the input pattern. A software verification method for a process control device, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58006922A JPS59133613A (en) | 1983-01-19 | 1983-01-19 | Software verifying method of process controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58006922A JPS59133613A (en) | 1983-01-19 | 1983-01-19 | Software verifying method of process controller |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59133613A true JPS59133613A (en) | 1984-08-01 |
JPH0424722B2 JPH0424722B2 (en) | 1992-04-27 |
Family
ID=11651734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58006922A Granted JPS59133613A (en) | 1983-01-19 | 1983-01-19 | Software verifying method of process controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59133613A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63109511A (en) * | 1986-10-28 | 1988-05-14 | Meidensha Electric Mfg Co Ltd | Test method for arithmetic function module intermediate processing in ddc equipment |
JPH04332001A (en) * | 1991-05-07 | 1992-11-19 | Yokogawa Electric Corp | Process control device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5379182A (en) * | 1976-12-24 | 1978-07-13 | Tokyo Electric Power Co Inc:The | Program debugging method |
-
1983
- 1983-01-19 JP JP58006922A patent/JPS59133613A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5379182A (en) * | 1976-12-24 | 1978-07-13 | Tokyo Electric Power Co Inc:The | Program debugging method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63109511A (en) * | 1986-10-28 | 1988-05-14 | Meidensha Electric Mfg Co Ltd | Test method for arithmetic function module intermediate processing in ddc equipment |
JPH04332001A (en) * | 1991-05-07 | 1992-11-19 | Yokogawa Electric Corp | Process control device |
Also Published As
Publication number | Publication date |
---|---|
JPH0424722B2 (en) | 1992-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06162228A (en) | Data flow processor device | |
JPS59133613A (en) | Software verifying method of process controller | |
JPS60159951A (en) | Tracing system in information processing device | |
JPH0821009B2 (en) | CHANNEL CONTROLLER INITIALIZATION METHOD AND SYSTEM FOR THE INITIALIZATION | |
JP3130798B2 (en) | Bus transfer device | |
JPS60169906A (en) | Programmable controller | |
JPS6057411A (en) | Program test method of digital controller | |
JPS60243752A (en) | Data tracing device | |
JPS62103738A (en) | Programmable controller | |
JP2000222243A (en) | Device and method for debugging | |
JPH01175607A (en) | Programmable controller | |
JPH01102643A (en) | Data processing system | |
JPS5816360A (en) | Memory bank switching system | |
JPS5922150A (en) | Memory control system | |
JPH01269104A (en) | Numerical controller | |
JPH0194455A (en) | System for accessing storage device | |
JPS6093519A (en) | Simulating device for process input and output signal | |
JPH01197860A (en) | Memory fault detecting circuit | |
JPS63292355A (en) | Control system for dma transfer | |
JPH0293854A (en) | Test and set system | |
JPS61166626A (en) | Related arithmetic processor | |
JPS63155346A (en) | Ram check system | |
JPH047765A (en) | Data reading device for e2prom | |
JP2001142742A (en) | Debugging information output device | |
JPS61165150A (en) | Main storage access system |