JPS60134943A - Scan-out system - Google Patents

Scan-out system

Info

Publication number
JPS60134943A
JPS60134943A JP58243406A JP24340683A JPS60134943A JP S60134943 A JPS60134943 A JP S60134943A JP 58243406 A JP58243406 A JP 58243406A JP 24340683 A JP24340683 A JP 24340683A JP S60134943 A JPS60134943 A JP S60134943A
Authority
JP
Japan
Prior art keywords
data
register
program
service processor
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58243406A
Other languages
Japanese (ja)
Inventor
Haruo Sugizaki
杉崎 治男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58243406A priority Critical patent/JPS60134943A/en
Publication of JPS60134943A publication Critical patent/JPS60134943A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To improve the throughout of a program by providing a data control register in accordance with a data register and suppressing and setting an optional byte of th data control register to ''0'' by a program of a service processor. CONSTITUTION:First, the service processor (SVP) program sets 0 suppression of an optional byte to a data control register 32, and hereafter, indicated bytes of all data are suppressed to 0. Consequently, a complicated program which indicates comparison after 0 clear due to the progam processing of the SVP is unnecessary even if bytes which do not exist on hardware are undefined data or data is other than ''0'' fixedly. When a large quantity of data in a memory or the like having the same data format is processed, the number of dynamic steps of the program is reduced.

Description

【発明の詳細な説明】 (al 発明の技術分野 本発明は、サービスプロセッサと他装置間のインタフェ
ースを制御するサービスプロセッサアダプタにおし)る
データのスキャンアウト方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a data scan-out method for a service processor adapter that controls an interface between a service processor and other devices.

(bl 技術の背景 従来、サービスプロセッサは、システムコンソールの機
能、システムのモニタリング機能、保守パネル等として
の役目を果たし、特に、中央処理装置やチャネル制御装
置等の他装置の診断プログラムの実行、保守の支援等を
行う独立したコンピュータサブシステムであり、コンピ
ュータシステムの操作性や保守性を著しく向上させるこ
とができる。従って、汎用コンピュータシステムにおい
ては、システムの運用に先立ち、各ハードウェアの機能
を診断するプログラムの実行をサービスプロセッサで行
わせる機能を備えている。
(bl Background of the Technology) Conventionally, a service processor functions as a system console, system monitoring function, maintenance panel, etc., and in particular, executes diagnostic programs for other devices such as the central processing unit and channel control unit, and performs maintenance. It is an independent computer subsystem that provides support, etc., and can significantly improve the operability and maintainability of computer systems.Therefore, in general-purpose computer systems, it is necessary to diagnose the functions of each hardware before system operation. It has a function that allows the service processor to execute the program.

このサービスプロセッサで、他装置の機能ヲ診断、支援
する場合に、他装置とサービスプロセッサ間のインタフ
ェースを制御するサービスプロセッサアダプタを使用し
、他装置内のレジスタ又はメモリからデータを読み出し
、サービスプロセッサアダプタのデータを保持するデー
タレジスタに一旦読み出した後、サービスプロセッサに
読み出す動作が行われる。この際、サービスプロセッサ
に読み出されたデータと、サービスプロセッサが他装置
内のメモリ又はレジスタに書き込んだデータ間で比較照
合が行われ、信頼度の向上を図っている。
When this service processor diagnoses and supports the functions of other devices, it uses a service processor adapter that controls the interface between the other device and the service processor, reads data from registers or memory in the other device, and uses the service processor adapter to control the interface between the other device and the service processor. After the data is once read into the data register holding the data, an operation is performed to read it to the service processor. At this time, a comparison is made between the data read by the service processor and the data written by the service processor to a memory or register in another device to improve reliability.

(C1従来技術と問題点 従来、サービスプロセッサ(以下SvPと略称する)が
、他装置内のレジスタ又はメモリの内容を読み出す(以
下スキャンアウトという)場合。
(C1 Prior Art and Problems) Conventionally, a service processor (hereinafter referred to as SvP) reads out the contents of a register or memory in another device (hereinafter referred to as scan-out).

SVP内のプログラムはSvPと他装置間のインタフェ
ースを制御するSvPアダブク内のレジスタを第1図に
示す方法でセントすることにより5スキャンアウト動作
を行っていた。
The program in the SVP performs five scan-out operations by writing to the register in the SvP adbook that controls the interface between the SvP and other devices in the manner shown in FIG.

第1図は従来方式によるスキャンアウト回路の構成ブロ
ック図を示す。1は他装置(例えば、中央処理装置)で
あり、11は他装置1内のスキャンアウト対象となるレ
ジスタ又はメモリ (4バイト構成)である。2はSv
Pアダプタであり、21は1バイト幅のデータバス、2
2はデータレジスタで。
FIG. 1 shows a block diagram of a conventional scan-out circuit. 1 is another device (for example, a central processing unit), and 11 is a register or memory (4-byte configuration) in the other device 1 to be scanned out. 2 is Sv
P adapter, 21 is a 1-byte wide data bus, 2
2 is a data register.

4バイト(OR−0−・DR−3)で構成されている。It consists of 4 bytes (OR-0-/DR-3).

23はスキャンアドレスレジスタ、24はスキャンコマ
ンドレジスタである。以下従来方式によるスキャンアウ
ト動作順序を説明する。
23 is a scan address register, and 24 is a scan command register. The scan-out operation order according to the conventional method will be explained below.

(11SVP内のプログラムは、内容を読み出す対象と
なるレジスタ又はメモリのアドレスをスキャンアドレス
レジスタ23にセントする。
(The program in SVP 11 writes the address of the register or memory whose contents are to be read into the scan address register 23.

(21SVP内のプログラムは、スキャンアウトの指示
を、スキャンコマンドレジスタ24にセントする。
(The program in SVP 21 sends a scan-out instruction to the scan command register 24.

(31SVPアダプタ2はスキャンコマンドレジスタ2
4でスキャンアウトが指示された時に、先ず。
(31SVP adapter 2 is scan command register 2
When scan out is instructed in step 4, first.

スキャンアドレスレジスタ23内のアドレスに対応する
他装置内のレジスタ又はメモリ11のバイトOに対応す
るデータ内容を読み出し、データバス21を介してデー
タレジスタ22のRD−0にデータをセットする。同様
にして1次のレジスタ又はメモリ11のバイト1.バイ
ト2.バイト3に対応するデータ内容を読み出して、デ
ータレジスタ22のRD−1゜RD−2,RD−3にデ
ータを順次セットする。
The data contents corresponding to the register in the other device corresponding to the address in the scan address register 23 or byte O of the memory 11 are read, and the data is set in RD-0 of the data register 22 via the data bus 21. Similarly, byte 1 of the primary register or memory 11. Part-time job 2. The data contents corresponding to byte 3 are read out and the data are sequentially set in RD-1, RD-2 and RD-3 of the data register 22.

+41 SVP内のプログラムは、データレジスタ22
にセントされたデータ内容(RD−0,RD4. RD
−2゜RD−3)を読み出すことにより、他装置内のレ
ジスタ又はメモリ11のデータ内容を認識する。
+41 The program in SVP is data register 22
Data contents sent to (RD-0, RD4. RD
-2°RD-3), the data contents of the register or memory 11 in the other device are recognized.

以上により、1回のスキャンアウト動作が完了する。こ
のスキャンアウト動作を必要な回数だけ繰り返し行う。
With the above, one scan-out operation is completed. This scan-out operation is repeated as many times as necessary.

この従来のスキャンアウト動作方法では、スキャンアド
レスに対応するレジスタ又はメモリのスキャンアウトデ
ータ形式が、1ワード中にデータが不定となるバイトが
存在する場合や、或いは。
In this conventional scan-out operation method, the scan-out data format of the register or memory corresponding to the scan address is such that there is a byte in which the data is undefined in one word, or.

データが固定的に全て”0”以外のパターンになるバイ
トが存在する場合においても、 svp内のプログラム
が、内容を読み出す対象となるレジスタ又はメモリにつ
いて、■ワード中のすべてのバイトにデータを書き込ん
だ後にその内容を読み出し。
Even if there are bytes whose data is a fixed pattern other than "0", the program in svp writes data to all bytes in the word for the register or memory whose contents are to be read. Then read out its contents.

書き込みデータと比較するため、 svpプログラムは
、読み出しデータのうち、データが不定になるハイドに
つき”0”クリアした後、比較を行う必要があり、処理
が煩雑となり、プログラムのダイナミックステップ数が
増大し、処理能力が低下する欠点を有していた。
In order to compare with the written data, the svp program needs to perform the comparison after clearing the read data to "0" for the data that becomes undefined, which makes the process complicated and increases the number of dynamic steps of the program. However, it had the disadvantage of reduced processing capacity.

(dl 発明の目的 本発明は、この従来の処理能力の低下する欠点を解決す
ることを目的としている。
(dl OBJECT OF THE INVENTION The present invention aims to solve this conventional drawback of reduced processing power.

(81発明の構成 上記目的は、サービスプロセッサと他装置間のインタフ
ェースを制御するサービスプロセッサアダプタであって
、前記他装置から前記サービスプロセッサへの読み出し
データを保持するデータレジスタに対応して前記データ
レジスタのバイト単位に読み出しデータを制御するデー
タ制御レジスタを有し、該データ制御レジスタの状態に
よって、前記データレジスタの内容をバイト単位に抑止
或いはそのまま前記サービスプロセッサへ通知するよう
構成した本発明によって達成される。
(81) Configuration of the Invention The above object is to provide a service processor adapter that controls an interface between a service processor and another device, wherein the data register is connected to a data register that holds read data from the other device to the service processor. The present invention has a data control register for controlling read data in byte units, and is configured to suppress the contents of the data register in byte units or notify the service processor as is, depending on the state of the data control register. Ru.

即ち、サービスプロセッサと他装置間のインタフェース
を制御するサービスプロセッサアダプタにおいて、デー
タレジスタに対応してデータ制御レジスタを設け、サー
ビスプロセッサのプログラムにより該データ制御レジス
タの任意のバイトを”0”に抑止セットする状態により
、以後は全てのデータについて指示されたハイドが”0
”に抑止されるので、ハードウェア上存在しないバイト
が不定データとなる場合や、或いはデータが固定的に”
0”以外のパターンになるバイトが存在する場合で有っ
ても、プログラム処理が簡略化され。
That is, in the service processor adapter that controls the interface between the service processor and other devices, a data control register is provided corresponding to the data register, and any byte of the data control register is set to "0" by the service processor program. Depending on the state, the specified hide for all data will be "0"
”, so if a byte that does not exist on the hardware becomes undefined data, or if the data is fixed.
Even if there are bytes with a pattern other than 0'', the program processing is simplified.

プログラムのダイナミックステップ数が減少し。The number of dynamic steps in the program is reduced.

処理能力が向上するスキャンアウト方式を提供するもの
である。
This provides a scan-out method that improves processing power.

(fl 発明の実施例 以下本発明の一実施例について説明する。第2図は本発
明の方式によるスキャンアウト回路の構成ブロック図を
示し、同一対象物は第1図と同一符号で示す。31ばサ
ービスプロセッサアダプタ。
(fl Embodiment of the Invention An embodiment of the present invention will be described below. FIG. 2 shows a block diagram of the configuration of a scan-out circuit according to the method of the present invention, and the same objects are indicated by the same symbols as in FIG. 1. 31 service processor adapter.

32はデータ制御レジスタ、33はアンドゲート回路を
示す。サービスプロセッサアダプタ31はサービスプロ
セッサと他装置間のインタフェースを制御するアダプタ
であり、データ制御レジスタ32はsvp内のプログラ
ムによりセントされる。アンドゲート回路33はデータ
レジスタ22(7)RD−0−−−−1?[l−3を論
理積するゲート回路である。
32 is a data control register, and 33 is an AND gate circuit. The service processor adapter 31 is an adapter that controls the interface between the service processor and other devices, and the data control register 32 is sent by the program in the svp. AND gate circuit 33 is data register 22 (7) RD-0---1? [This is a gate circuit that ANDs l-3.

以下本発明の方式によるスキャンアウト動作を説明する
。第2図において2例えば、データレジスタ22のバイ
ト0を0″に抑止する場合を例に取り説明する。SvP
プログラムはサービスプロセッサアダプタ31内のレジ
スタを次のようにセットしスキャンアウト動作を行う。
The scan-out operation according to the method of the present invention will be explained below. In FIG. 2, for example, the case where byte 0 of the data register 22 is suppressed to 0'' will be explained.SvP
The program sets the registers in the service processor adapter 31 as follows and performs a scan-out operation.

(1)’ svpプログラムは、データ制御レジスタ3
2に”0111”をセットする。
(1)' svp program uses data control register 3
Set "0111" to 2.

(21SVPプログラムは、スキャンアドレスレジスタ
23に読み出しの対象となる他装置1のレジスタ又はメ
モリエ1のアドレスをセットする。
(The SVP program 21 sets the address of the register or memory 1 of the other device 1 to be read in the scan address register 23.

(31SVPプログラムは、スキャンコマンドレジスタ
24にスキャンアウトの指示をセントする。
(The 31SVP program sends a scan-out instruction to the scan command register 24.

f41 −’J−ヒスプロセッサアダプタ31はスキャ
ンコマンドレジスタ24でスキャンアウトが指示された
時に、先ず、スキャンアドレスレジスタ23内のアドレ
スに対応する他装置1内のレジスタ又はメモリ11のバ
イトoに対応する内容を読み出し、データバス21を介
してデータレジスタ22のRD−0にセントする。同様
にして、他装置1内のレジスタ又はメモリ11のバイト
1.バイト2.バイト3に対応する内容を読み出して、
データレジスタ22のl1D−1,R11−2,RD−
3にセントする。
f41 -'J-His processor adapter 31, when scan out is instructed by scan command register 24, first corresponds to byte o of register or memory 11 in other device 1 corresponding to the address in scan address register 23. The contents are read out and sent to RD-0 of the data register 22 via the data bus 21. Similarly, byte 1 of register or memory 11 in other device 1. Part-time job 2. Read the content corresponding to byte 3,
l1D-1, R11-2, RD- of data register 22
3 cents.

(5) SVPプログラムがデータレジスタ22の内容
を読み出すと、バイトOはアンドゲート回路33が開か
ないのでR0”に抑止され、バイト1.バイト2.バイ
ト3については、アンドゲート回路33で論理積され、
データレジスタ22の内容がそのまま読み出される。
(5) When the SVP program reads the contents of the data register 22, byte O is suppressed to R0'' because the AND gate circuit 33 does not open, and byte 1, byte 2, and byte 3 are ANDed by the AND gate circuit 33. is,
The contents of the data register 22 are read out as is.

以上・がバイl−0をR0”に抑止する例として述べた
カ、 svpプログラムは、最初に、データ制御レジス
タ32に任意のバイトの”0”抑止をセットすることに
より、以後は全てのデータについて指示されたバイトが
0″に抑止されるので、ハードウェア上存在しないバイ
トが不定データ、或いは、データが固定的に”0”以外
のデータになるというような場合においても、 svp
のプログラム処理が”0”クリアした後に比較を行うよ
う指定した煩雑なプログラムは必要なくなり、簡略化さ
れ、特に、データ形式が同一のメモリ等多量のデーりを
処理する場合に、プログラムのダイナミックステップ数
が減少し、処理能力の向上が顕著である。尚2本発明の
スキャンアウト方式を、データ制御レジスタがデータレ
ジスタのバイト対応として行ったが、当然ながらビット
対応とすることも可能である。
The svp program described above is an example of suppressing byte l-0 to R0. Since the byte specified for svp is suppressed to 0'', even in cases where a byte that does not exist on the hardware is undefined data or data is fixedly non-zero, svp
A complicated program that specifies that the comparison should be performed after the program processing is cleared to "0" is no longer necessary, and the program is simplified, especially when processing a large amount of data such as memory with the same data format. The number has decreased, and the processing power has improved significantly. 2. Although the scan-out method of the present invention is carried out in such a manner that the data control register corresponds to the byte of the data register, it is of course possible to use the scan-out method to correspond to the bit.

(酌 発明の詳細 な説明したように、サービスプロセッサと他装置間のイ
ンタフェースを制御するサービスプロセッサアダプタに
おいて、データレジスタに対応してデータ制御レジスタ
を設けた本発明の構成とすることにより、サービスプロ
セッサのプログラムにより該データ制御レジスタの任意
のバイトをR0”に抑止しセットすることにより、以後
は全てのデータについて指示されたバイトがo″に抑止
されるため、+−ビスプロセッサのプログラム処理が簡
略化され、プログラムのダイナミックステップ数が減少
し、処理能力が向上する顕著な効果がある。
(Examination) As described in detail, the present invention provides a service processor adapter that controls an interface between a service processor and other devices, by providing a data control register corresponding to a data register. By suppressing and setting an arbitrary byte of the data control register to R0'' by the program, the byte specified for all data is suppressed to o'' from now on, which simplifies the program processing of the +-bis processor. This has the remarkable effect of reducing the number of dynamic steps in the program and improving processing power.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の方式によるスキャンアウト回路の構成ブ
ロック図、第2図は本発明の方式によるスキャンアウト
回路の構成ブロック図を示す。 図面において、1は他装置、11は他装置のレジスタ又
はメモリ、21はデータバス、22はデータレジスタ、
23はスキャンアドレスレジスタ、24はスキャンコマ
ンドレジスタ、31はサービスプロセッサアダプタ、3
2はデータ制御レジスタ、33ばアンドゲート回路をそ
れぞれ示す。 亭 1 図 茎 2 凶
FIG. 1 shows a configuration block diagram of a scan-out circuit according to a conventional method, and FIG. 2 shows a configuration block diagram of a scan-out circuit according to a method of the present invention. In the drawings, 1 is another device, 11 is a register or memory of the other device, 21 is a data bus, 22 is a data register,
23 is a scan address register, 24 is a scan command register, 31 is a service processor adapter, 3
2 represents a data control register, and 33 represents an AND gate circuit. Tei 1 Zukem 2 Kou

Claims (1)

【特許請求の範囲】[Claims] サービスプロセッサと他装置間のインタフェースを制御
するサービスプロセッサアダプタであって、前記他装置
から前記サービスプロセッサへの読み出しデータを保持
するデータレジスタに対応して前記データレジスタのバ
イト単位に読み出しデータを制御するデータ制御レジス
タを有し、該データ制御レジスタの状態によって、前記
データレジスタの内容をバイト単位に抑止或いはそのま
ま111記サービスプロセツサへ通知するよう構成した
ことを特徴とするスキャンアウト方式。
A service processor adapter that controls an interface between a service processor and another device, and controls read data in byte units of the data register in correspondence with a data register that holds read data from the other device to the service processor. 1. A scan-out method comprising a data control register, and is configured to suppress the contents of the data register in byte units or to notify the 111th service processor as is, depending on the state of the data control register.
JP58243406A 1983-12-23 1983-12-23 Scan-out system Pending JPS60134943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58243406A JPS60134943A (en) 1983-12-23 1983-12-23 Scan-out system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58243406A JPS60134943A (en) 1983-12-23 1983-12-23 Scan-out system

Publications (1)

Publication Number Publication Date
JPS60134943A true JPS60134943A (en) 1985-07-18

Family

ID=17103380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58243406A Pending JPS60134943A (en) 1983-12-23 1983-12-23 Scan-out system

Country Status (1)

Country Link
JP (1) JPS60134943A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123127A (en) * 1990-09-13 1992-04-23 Fujitsu Ltd Scan-out control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04123127A (en) * 1990-09-13 1992-04-23 Fujitsu Ltd Scan-out control system

Similar Documents

Publication Publication Date Title
JPH0430053B2 (en)
JPS60134943A (en) Scan-out system
JPH01258163A (en) Direct memory access controller
JPH06250965A (en) Input/output controller
JPS62221059A (en) Central processing unit
JPH05242009A (en) Direct memory access device
JP2785855B2 (en) Information processing device
JPH05324534A (en) Dma transfer system
JPH0375832A (en) Virtual machine control system
JPH11134254A (en) Analysis data computing device
JPS59194251A (en) Diagnostic system of data processor
JPH06301632A (en) Dma control device and its control method
JPH0226246B2 (en)
JPH0575139B2 (en)
JPS60160466A (en) Device for controlling hierarchical sequence
JPH0282323A (en) Debugging system for digital signal processor
JPS60256857A (en) Program loading system
JPS6239790B2 (en)
JPS60171546A (en) Debug system of input and output device
JPS6349942A (en) Arithmetic processing unit
JPS6180334A (en) Electronic computer
JPS63316242A (en) Diagnosing system
JPH06103154A (en) Shared memory controller
JPS60129835A (en) Instruction controlling system
JPH0675925A (en) Information processor