JPH03204059A - Programmable controller - Google Patents

Programmable controller

Info

Publication number
JPH03204059A
JPH03204059A JP34250889A JP34250889A JPH03204059A JP H03204059 A JPH03204059 A JP H03204059A JP 34250889 A JP34250889 A JP 34250889A JP 34250889 A JP34250889 A JP 34250889A JP H03204059 A JPH03204059 A JP H03204059A
Authority
JP
Japan
Prior art keywords
code
input
output
main body
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34250889A
Other languages
Japanese (ja)
Inventor
Sakae Ito
栄 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP34250889A priority Critical patent/JPH03204059A/en
Publication of JPH03204059A publication Critical patent/JPH03204059A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent erroneous data from being inputted and to attain the improvement of safety and the reduction of processing time by checking whether or not an appropriate peripheral unit is loaded with hardware before performing a data input/output operation. CONSTITUTION:At a controller main body 11, the code of a rack slot stored in a memory 12 for unit code and a machine specification identification code corresponding to the rack slot are read out, and they are sent to the slot of a corresponding rack as a unit code (a). The code (a) is written on the storage part of a discrimination circuit 16 in an input/output unit 13. At this time, a rack slot code (b) stored in a memory 14 for rack slot and a code (c) stored in a memory 15 for machine specification identification are read out at the circuit 16, and the collation of the codes (b), (c) with the code (a) is performed, and a coincidence signal (d) is sent from the discrimination circuit 16 to the main body 11 when coincidence is obtained. The main body 11 reads the signal (d), and confirms the normal/defective condition of loading of the unit 13 based on the signal (d).

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、プログラム可能な制御装置に関する。[Detailed description of the invention] Industrial applications The present invention relates to programmable control devices.

従来の技術 第3図は、従来の制御装置の概略的な構成を示すブロッ
ク図である。
BACKGROUND ART FIG. 3 is a block diagram showing a schematic configuration of a conventional control device.

制御装置本体1には、これと信号の授受を行う周辺装置
である入出カニニット4が装着される機器つまりラック
を識別するコードと、そのラックに複数設定されている
装着位置つまりスロットのコードとを含むラック・スロ
ット届択信号pを対応するラックのスロットに送出する
機能が与えられている。また、この制御装置本体1には
、入出力ユニツ1−4と識別用のデータつまり入出カニ
ニット4が入力装置であるか出力装置であるかを識別す
る入力・出カバターンやその入出カニニット4と制tx
t装置本体1との間で入出力されるべきデータのバイト
数を上記各ラック・スロットに対応付けて書込んだ機種
識別用メモリ2が設けられている。
The control device main body 1 has a code that identifies the device, that is, the rack, in which the input/output crab unit 4, which is a peripheral device that exchanges signals with the control device, is installed, and codes of the plurality of installation positions, that is, slots set in the rack. A function is provided to send the rack/slot notification signal p containing the rack/slot notification signal p to the slot of the corresponding rack. The control device main body 1 also includes an input/output unit 1-4 and identification data, that is, an input/output cover pattern for identifying whether the input/output crab unit 4 is an input device or an output device, and the input/output crab unit 4 and controls. tx
A model identification memory 2 is provided in which the number of bytes of data to be input/output to/from the device main body 1 is written in association with each rack/slot.

一方、入出カニニット4には、その入出カニニット4の
装着されるべきラックおよびスロットのコードが書込ま
れたラック・スロット用メモリ5と、このラック・スロ
ット用メモリ5から読出されるコードと制御装置本体1
からラック・スロットに送出されるラック・スロット選
択信号pのコードとが一致しているか否かを判別し、一
致しているとき一致信号を出力する判別回路6とが設け
られている。さらに、この入出カニニット4には上記判
別回路6から出力される一致信号でリセットされ、制御
装置本体1と入出力ユニ・yト4との間でデータが1バ
イト入出力されるたびにインクリメントされ入出カニニ
ット4に規定されている入出力データのバイト数までカ
ウントする7カウンタ7と、その入出カニニット4の入
力・出カバターンを書込んだ入力・出カバターン用メモ
リ8が設けられており、そのメモリ8の入力・出カバタ
ーンは入出カニニット4が入力装置か出力装置かを判別
する入出力判別信号qとして制御、TII¥i置本体装
に送出される。また、入出力ユニツj・4に規定される
バイト数に達した上記カウンタ7のカウント値はデータ
入出力動作の終了時点を知らせる終了信号rとして制御
装置本体lに送出される。
On the other hand, the input/output crab unit 4 includes a rack/slot memory 5 in which the code of the rack and slot in which the input/output crab unit 4 is to be installed is written, and a code and a control device read from the rack/slot memory 5. Main body 1
A determination circuit 6 is provided which determines whether or not the code of the rack/slot selection signal p sent to the rack slot matches the code of the rack/slot selection signal p sent from the rack/slot selection signal p. Furthermore, this input/output unit 4 is reset by a coincidence signal output from the discrimination circuit 6, and is incremented every time one byte of data is input/output between the control device main body 1 and the input/output unit 4. A counter 7 that counts up to the number of bytes of input/output data specified in the input/output crab unit 4, and a memory 8 for input/output patterns in which input/output cover patterns of the input/output crab unit 4 are written are provided. The input/output cover pattern 8 is controlled as an input/output determination signal q for determining whether the input/output unit 4 is an input device or an output device, and is sent to the TII\i device main unit. Further, the count value of the counter 7 that has reached the number of bytes specified in the input/output unit j.4 is sent to the control device main body l as an end signal r indicating the end point of the data input/output operation.

さらに、制御装置本体lには、上記入出力ユニッI−4
+7) 入力・出カバターン用メモリ8から送出される
入出力判別信号qと終了信号rとを一時的に記憶するメ
モリ3が設けられている。
Furthermore, the control device main body l includes the input/output unit I-4.
+7) A memory 3 is provided to temporarily store an input/output discrimination signal q and an end signal r sent from the input/output cover turn memory 8.

上記制御、11装置において、制御装置本体lから入出
力動作の対象となる入出カニニット4を選択するための
ラック・スロット選択13号pが対応するラックのスロ
ットに送出されると、そのスロットに装着された入出カ
ニニット4の判別回路6では、そのラック・スロット選
択信号pのラックおよびスロットの各コードとラック・
スロット用メモリ5から読出されるコードとの比較が行
われる。これらのコードが一致した場合には、判別回路
6から一致信号Sが出力され、その一致信号Sによって
カラ〉・タフがリセットされる。その結果、入力・出カ
バターン用メモリ8に書込まれているデータつまり入力
・出カバターンがカウンタ7によって読出され、入力・
出カバターンは入出力判別信号9として制御n装置1の
メモリ3に与えられる。
In the above control device 11, when the rack/slot selection No. 13 p for selecting the input/output crab unit 4 to be subjected to input/output operation from the control device main body l is sent to the slot of the corresponding rack, it is installed in that slot. The determination circuit 6 of the input/output crab unit 4 that has been input/output selects the rack/slot selection signal p from each code of the rack/slot and the rack/slot selection signal p.
A comparison is made with the code read from the slot memory 5. When these codes match, a match signal S is outputted from the discrimination circuit 6, and the color/tough is reset by the match signal S. As a result, the data written in the input/output pattern memory 8, that is, the input/output pattern is read out by the counter 7, and the input/output pattern is read out by the counter 7.
The output pattern is applied to the memory 3 of the control device 1 as an input/output determination signal 9.

これ以後、カウンタ7から出力されるリード信号Rおよ
びライト信号Wに基づいて、制御装置本体1と入出カニ
ニット4との間でデータの入出力動作が行われる。カウ
ンタ7は、データが1バイト入出力されるたびにインク
リメントされ、そのカウント値が規定のバイト数に達す
ると、そのカウント値が終了信号rとして出力され制御
装置本体1のメモリ3に書込まれる。その結果、制御装
置本体1はデータ入出力動作を終了すべきことを知る。
Thereafter, data input/output operations are performed between the control device main body 1 and the input/output crab unit 4 based on the read signal R and write signal W output from the counter 7. The counter 7 is incremented every time one byte of data is input/output, and when the count value reaches a specified number of bytes, the count value is output as the end signal r and written to the memory 3 of the control device main body 1. . As a result, the control device main body 1 knows that the data input/output operation should be ended.

以上の動作によって、メモリ3に書込まれた入出力判別
信号9つまり入出カニニット4の入力・出カバターンと
終了信号rつまり入出カニニット4に規定されているバ
イト数は、制御装置2の機種識別用メモリ2に予め書込
まれているこのときのラック・スロットのコードに対応
する入力・出カバターンおよびバイト数と照合され、そ
の結果からラック・スロットに正しい入出力ユニ・ソト
4が装着されているか否かが判定される。
Through the above operations, the input/output discrimination signal 9 written in the memory 3, that is, the input/output cover turn of the input/output crab unit 4, and the end signal r, that is, the number of bytes specified for the input/output crab unit 4, is used for model identification of the control device 2. The input/output pattern and number of bytes corresponding to the rack/slot code at this time, which are written in advance in the memory 2, are compared with the input/output pattern and number of bytes, and based on the results, it is determined whether the correct input/output uni-soto 4 is installed in the rack/slot. It is determined whether or not.

発明が解決しようとする課題 しかしなから、上述した従来の制御装置の場合、実際に
データ入出力動作を行った後で初めて正しい入出カニニ
ット4が装着されているか否かを判別する組成であるた
め、間違った入出カニニット4との間でデータ入出力動
作が行われる可能性があるばかりか、予め制御装置本体
1側にt3納している入力・出カバターンやバイト数と
入出カニニット4から送出される入力・出カバターンや
バイト数との照合がソフトウェアで行われるため、その
処理に時間がかかるという問題点があった。
Problems to be Solved by the InventionHowever, in the case of the conventional control device described above, the composition is such that it is determined whether or not the correct input/output crab unit 4 is installed only after the data input/output operation is actually performed. Not only is there a possibility that data input/output operations are performed with the wrong input/output crab unit 4, but also the input/output pattern and the number of bytes sent from the input/output crab unit 4, which have been previously stored in the control device main body 1 at t3, may be incorrect. Since the input/output patterns and number of bytes are checked by software, the problem is that the processing takes time.

したがって本発明の目的は、誤ったデータが入出力され
ることがなく処理時間も短縮可能なプログラム可能な制
御装置を提供することである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a programmable control device that prevents erroneous data from being input/output and can shorten processing time.

作  用 本発明に従えば、実際のデータ入出力動作を行う前に、
ハードウェアによって適正な周辺装置が装着されている
か否かのチエツク′を行う構成としているので、間違っ
たデータを入出力することがなく安全性が向上するとと
もに、全体の処理時間も短縮することができる。
Effect According to the present invention, before performing an actual data input/output operation,
Since the hardware is configured to check whether the appropriate peripheral devices are installed, it prevents incorrect data from being input/output, improving safety and reducing overall processing time. can.

実施例 第1図は、本発明の一実施例である制御装置の概略的な
構成を示すブロック図である。制御装置本体11には、
これと信号の授受を行う周辺装置である入出カニニット
13が装着されるラックおよびそのラックに複数設定さ
れている装着位置であるスロットを識別するコードと、
そのラックおよびスロットに対応付けられる入出カニニ
ット13を識別するための機種識別コードとが、1対1
に対応付けた対照表の形で格納されたユニットコード用
メモリ12が設けられ、このメモリ12のユニットコー
ドaは対応するラックのスロットに送出される。この場
合、上記ユニットコードaのデータ量を例えば1バイト
とすると、そのうち5ビツトがラック・スロットコード
に、また残る3ビツトが機種識別コードに割り当てられ
る。機種識別コードの具体的な内容としては、従来例で
示した入力・出カバターンやバイト数などが用いられる
Embodiment FIG. 1 is a block diagram showing a schematic configuration of a control device that is an embodiment of the present invention. The control device main body 11 includes
A code that identifies the rack in which the input/output crab unit 13, which is a peripheral device that sends and receives signals, is installed and the slot that is the installation position set in the rack;
The model identification code for identifying the input/output crab unit 13 associated with that rack and slot is one-to-one.
A unit code memory 12 is provided in which the unit code a is stored in the form of a comparison table in correspondence with the unit code a, and the unit code a in this memory 12 is sent to the slot of the corresponding rack. In this case, if the data amount of the unit code a is, for example, 1 byte, 5 bits of it are allocated to the rack/slot code, and the remaining 3 bits are allocated to the model identification code. As specific contents of the model identification code, the input/output pattern and number of bytes shown in the conventional example are used.

一方、入出カニニット13には、その入出カニニット1
3の装着されるべきラックおよびスロットのコードが格
納されたラック・スロット用メモリ14と、その入出力
ユニュト13の機種を識別するために各入出カニニット
13別に割り当てられている機種識別コードが格納され
た機種識別用メモリ15と、上記ラック・スロット用メ
モリ14および機種識別用メモリ15から読出されるコ
ードb、cと制御装置本体1からラック・スロットに送
出されるコードaとが一致しているか否かを判別し、一
致しているとき一致信号dを制御装置本体11に送出す
る判別回路16とが設けられている。
On the other hand, in the input/output crab knit 13, the input/output crab knit 1
A rack/slot memory 14 stores the codes of racks and slots to be installed, and a model identification code assigned to each input/output unit 13 to identify the model of the input/output unit 13 is stored. Do the codes b and c read from the rack/slot memory 14 and model identification memory 15 match the code a sent from the control device main body 1 to the rack/slot? A determination circuit 16 is provided which determines whether or not the two match, and sends a match signal d to the control device main body 11 when they match.

第2図は、上記制御装置における入出カニニット13装
着チエツク動作を示すフロー図である。
FIG. 2 is a flowchart showing the operation of checking the attachment of the input/output crab knit 13 in the control device.

次に、上記制御装置の入出カニニット13装着チエツク
動作について説明する。まず、ステップS1において、
制御装置本体11では、ユニットコード用メモリ12に
格納されているラック・スロットのコードとこれに対応
する機種識別コードとが読出され、これがユニットコー
ドaとして対応するラックのスロットに送出される。
Next, the operation of checking the attachment of the input/output crab knit 13 by the control device will be explained. First, in step S1,
In the control device main body 11, the rack/slot code and the corresponding model identification code stored in the unit code memory 12 are read out, and this is sent to the corresponding rack slot as the unit code a.

そのユニットコードは、ステップS2においてそのラッ
ク・スロットに装着されている入出カニニット13の判
別回路16の図示しない記憶部に書込まれる。
The unit code is written in a storage section (not shown) of the discrimination circuit 16 of the input/output crab unit 13 installed in the rack/slot in step S2.

このとき上記判別回路16では、ラック・スロット用メ
モリに格納されているラック・スロットコードbと、機
種識別用メモリ15に格納されている機種識別コードC
とを読出し、これらのコードbcと制御装置本体11か
らのユニットコードaとを照合する動作が行われ、これ
らのコードが一致している場合には一致信号dが判定回
路16から制御装置本体11へと送出される。
At this time, the discrimination circuit 16 uses the rack/slot code b stored in the rack/slot memory and the model identification code C stored in the model identification memory 15.
An operation is performed to compare these codes bc with the unit code a from the control device main body 11, and if these codes match, a match signal d is sent from the determination circuit 16 to the control device main body 11. is sent out.

次のステップS3では、制御装置本体11において上記
判定回路16から送出される一致信号dの読込みが行わ
れる。
In the next step S3, the coincidence signal d sent from the determination circuit 16 is read in the control device main body 11.

このとき、一致信号(lがあるか否かの判定がステップ
S4において行われる。これによって、制御装置本体1
1は一致信号dがあれば正しい入出カニニット13が装
着されており、一致信号dが無い場きには間違った入出
カニニット13が装着されていると確認できることにな
る。
At this time, it is determined in step S4 whether or not there is a coincidence signal (l).
1, if there is a coincidence signal d, it can be confirmed that the correct input/output crab knit 13 is installed, and if there is no coincidence signal d, it can be confirmed that the wrong input/output crab knit 13 is installed.

発明の効果 以上のように本発明によれば、実際のデータ入出力動作
を行う前に、ハードウェアによって適正な周辺装置が装
着されているか否かのチエツクを行う構成としているの
で、間違ったデータを入出力することがなく安全性が向
上するとともに、全体の処理時間も短縮することができ
る。
Effects of the Invention As described above, according to the present invention, before an actual data input/output operation is performed, the hardware is configured to check whether or not a proper peripheral device is installed. There is no need to input or output data, improving safety and reducing overall processing time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例である制御装置の概略的な構
成を示すブロック図、第2図はその制御装置のチエツク
動作を示すフロー図、第3図は従来の制御装置の概略的
な構成を示すブロック図である。 11・・・制御装置本体、12・・・ユニットコード用
メモリ、13・・・入出カニニット、14・・・ラック
・スロット用メモリ、15・・・機種識別用メモリ、1
6・・・判別回路
FIG. 1 is a block diagram showing a schematic configuration of a control device according to an embodiment of the present invention, FIG. 2 is a flow diagram showing a check operation of the control device, and FIG. 3 is a schematic diagram of a conventional control device. FIG. 2 is a block diagram showing a configuration. DESCRIPTION OF SYMBOLS 11... Control device main body, 12... Memory for unit code, 13... Input/output crab unit, 14... Memory for rack/slot, 15... Memory for model identification, 1
6...Discrimination circuit

Claims (1)

【特許請求の範囲】  周辺装置の装着位置が複数設けられている周辺装置装
着用機器の決められた装着位置に対応する周辺装置を装
着することによって、その周辺装置と制御装置本体との
間で信号の授受が適正に行えるようにしたプログラム可
能な制御装置において、制御装置本体には、周辺装置装
着用機器の各装着位置に対して、その装着位置を識別す
る装着位置コードとその装着位置に対応する周辺装置に
割り当てられている機種識別コードとを含む周辺装置選
択信号を送出する選択信号出力回路を設け、周辺装置に
は、その周辺装置に対応する周辺装置装着用機器の装着
位置を示す装着位置コードを記憶する装着位置コード用
メモリと、その周辺装置を示す機種識別コードを記憶す
る機種識別コード用メモリと、装着位置コード用メモリ
の装着位置コードと機種識別コード用メモリの機種識別
コードとを読出して制御装置本体から送出される選択信
号のコードと比較し、相互のコードが一致する場合に一
致信号を制御装置本体に送出するコード比較回路とを設
け、 コード比較回路から送出される一致信号によって周辺装
着用機器の装着位置に適正な周辺装置が装着されている
ことを制御装置本体に知らせるようにしたことを特徴と
するプログラム可能な制御装置。
[Claims] By mounting a peripheral device corresponding to a predetermined mounting position of a device for mounting a peripheral device in which a plurality of peripheral device mounting positions are provided, a connection between the peripheral device and the main body of the control device can be established. In a programmable control device that enables proper transmission and reception of signals, the main body of the control device includes a mounting position code that identifies the mounting position for each mounting position of peripheral device mounting equipment, and a mounting position code that identifies the mounting position. A selection signal output circuit is provided to send out a peripheral device selection signal including a model identification code assigned to a corresponding peripheral device, and the peripheral device is provided with a selection signal output circuit that indicates a mounting position of a peripheral device mounting device corresponding to the peripheral device. A mounting position code memory that stores the mounting position code, a model identification code memory that stores the model identification code indicating the peripheral device, and the mounting position code of the mounting position code memory and the model identification code of the model identification code memory. and a code comparison circuit that reads the code and compares it with the code of the selection signal sent from the control device main body, and sends a match signal to the control device main body when the two codes match, and the code comparison circuit reads the code of the selection signal sent from the control device main body. A programmable control device characterized in that a coincidence signal is used to inform the main body of the control device that a proper peripheral device is attached to a mounting position of a peripheral device.
JP34250889A 1989-12-29 1989-12-29 Programmable controller Pending JPH03204059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34250889A JPH03204059A (en) 1989-12-29 1989-12-29 Programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34250889A JPH03204059A (en) 1989-12-29 1989-12-29 Programmable controller

Publications (1)

Publication Number Publication Date
JPH03204059A true JPH03204059A (en) 1991-09-05

Family

ID=18354289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34250889A Pending JPH03204059A (en) 1989-12-29 1989-12-29 Programmable controller

Country Status (1)

Country Link
JP (1) JPH03204059A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144931A (en) * 1983-02-07 1984-08-20 Advantest Corp Information processor
JPS61141001A (en) * 1984-12-14 1986-06-28 Fuji Electric Co Ltd Structure diagnosis system of process control system
JPS62249259A (en) * 1986-04-23 1987-10-30 Mitsubishi Electric Corp Computer system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59144931A (en) * 1983-02-07 1984-08-20 Advantest Corp Information processor
JPS61141001A (en) * 1984-12-14 1986-06-28 Fuji Electric Co Ltd Structure diagnosis system of process control system
JPS62249259A (en) * 1986-04-23 1987-10-30 Mitsubishi Electric Corp Computer system

Similar Documents

Publication Publication Date Title
US5367640A (en) System for configuring an input/output board in a computer
US5274771A (en) System for configuring an input/output board in a computer
US5818347A (en) Identification of HVAC systems in a communication network
US4972365A (en) Executing downloaded user programs in a programmable controller
KR960002144B1 (en) Terminal device
EP0634722A2 (en) Universal asynchronous receiver/transmitter
JPS6133218B2 (en)
US4074229A (en) Method for monitoring the sequential order of successive code signal groups
US4682283A (en) Address range comparison system using multiplexer for detection of range identifier bits stored in dedicated RAM's
EP0071315A2 (en) Digital data apparatus with peripheral unit select
KR850000622B1 (en) Data processing system including internal register addressing arrangements
JPH0348959A (en) Selector of memory and peripheral chip
US4319322A (en) Method and apparatus for converting virtual addresses to real addresses
CA1269177A (en) System for maintaining the hardware-software compatibility of modular communication systems
JPH03204059A (en) Programmable controller
CA1308490C (en) Operation apparatus
US5704033A (en) Apparatus and method for testing a program memory for a one-chip microcomputer
US6401139B1 (en) System for activating and configuring an input/output board in a computer
US5077684A (en) System for accurately informing each of adapters of its packaged location
US3371319A (en) Stored program, common control, selecting system
KR960002032A (en) Interface device
US6987697B2 (en) Memory device
SU1536384A1 (en) Device for check of microprocessor system
JP2736114B2 (en) Area allocation device
JPS6117019B2 (en)