JP2736114B2 - Area allocation device - Google Patents
Area allocation deviceInfo
- Publication number
- JP2736114B2 JP2736114B2 JP1094878A JP9487889A JP2736114B2 JP 2736114 B2 JP2736114 B2 JP 2736114B2 JP 1094878 A JP1094878 A JP 1094878A JP 9487889 A JP9487889 A JP 9487889A JP 2736114 B2 JP2736114 B2 JP 2736114B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission device
- allocated
- memory area
- allocation
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばプログラマブルコントローラの各伝
送装置に対して伝送に使用する各メモリエリアを割付け
るエリア割付け装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to an area allocating device that allocates each memory area used for transmission to each transmission device of a programmable controller, for example.
(従来の技術) プログラマブルコントローラに各伝送装置を接続して
伝送を行う場合、これら伝送装置に対してプログラマブ
ルコントローラの内部メモリの各エリアが割付けられ
る。この割付けの場合は、各伝送装置の入出力レジスタ
を割付けしたり、又各伝送装置にそれぞれメモリエリア
を割付ける際に各メモリエリアのアドレスを設定するこ
となどが行なわれる。このように各伝送装置に対するメ
モリエリアの割付けは伝送装置の内部細部を知らなけれ
ば設定できない情報が数多くある。このため、メモリエ
リアの割付け作業は長時間かかり、そのうえ誤設定され
ることがある。(Prior Art) When transmission is performed by connecting each transmission device to a programmable controller, each area of the internal memory of the programmable controller is allocated to these transmission devices. In this case, the input / output register of each transmission device is allocated, and when the memory area is allocated to each transmission device, the address of each memory area is set. As described above, there is a lot of information which cannot be set without knowing the internal details of the transmission device when allocating the memory area to each transmission device. For this reason, the work of allocating the memory area takes a long time, and may be erroneously set.
又、種別の異なる各伝送装置を実装した場合、これら
メモリエリアのアドレスがオーバラップ等しないように
しなければならず、メモリエリアの割付けが複雑とな
る。Further, when the transmission devices of different types are mounted, it is necessary to prevent the addresses of these memory areas from overlapping or the like, which complicates the allocation of the memory areas.
(発明が解決しようとする課題) 以上のようにメモリエリアの割付けが複雑であり、誤
設定することがある。(Problems to be Solved by the Invention) As described above, the allocation of the memory area is complicated and may be set incorrectly.
そこで本発明は、各伝送装置に対してメモリエリアを
自動的に割付けることができるエリア割付け装置を提供
することを目的とする。Therefore, an object of the present invention is to provide an area allocating device that can automatically allocate a memory area to each transmission device.
[発明の構成] (課題を解決するための手段) 本発明は、プログラマブルコントローラの中央処理装
置に接続された各伝送装置等に対して伝送時に使用する
各メモリエリアを内部メモリに割付ける様にしたエリア
割付け装置において、各伝送装置の種別および割付けワ
ード数を含む情報を設定するシステム設定手段と、中央
処理装置の起動時に、システム設定手段で設定された各
伝送装置等の種別および割付けワード数を含む情報を読
み取り、予め設定された各伝送装置の優先順位に従って
内部メモリに各伝送装置のメモリエリアを順次割付ける
と共に、内部メモリのメモリエリアに伝送装置を割付け
る場合には、内部メモリのブロック化されたメモリエリ
アに対して、そのメモリエリアが既に割付けられている
か否かを判断し、割付けがオーバラップする場合には優
先順位に応じて割付けを実行する割付け手段とを具備し
たことを特徴とするエリア割付け装置にある。[Configuration of the Invention] (Means for Solving the Problems) The present invention is directed to assigning each memory area used for transmission to an internal memory to each transmission device connected to a central processing unit of a programmable controller. System setting means for setting information including the type of each transmission device and the number of words to be allocated, and the type and number of words for each transmission device and the like set by the system setting means when the central processing unit is started up. Is read, and the memory area of each transmission device is sequentially allocated to the internal memory according to the preset priority order of each transmission device, and when the transmission device is allocated to the memory area of the internal memory, It is determined whether the memory area has already been allocated to the blocked memory area. When-overlap is the area allocation apparatus characterized by comprising a allocation means for performing the allocation in accordance with priority.
(作用) このような手段を備えたことにより、プログラマブル
コントローラの起動時において、各伝送装置の種別や割
付けワード数等がシステム設定手段によって設定され、
この設定された各伝送装置の割付けワード数等を読み取
って割付け手段は各伝送装置の優先順位に従って各メモ
リエリアを順次割付ける。(Operation) With the provision of such means, at the time of activation of the programmable controller, the type of each transmission device, the number of allocated words, and the like are set by the system setting means.
By reading the set number of words to be allocated to each transmission device, the allocating means sequentially allocates each memory area according to the priority of each transmission device.
(実施例) 以下、本発明の一実施例について図面を参照して説明
する。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図はプログラマブルコントローラに伝送装置を実
装した場合のシステム構成図である。このシステムは、
CPU(中央処理装置)用のユニット(UNIT0)1、システ
ム拡張用のユニット(UNIT1)2及びプログラミング装
置3が相互に接続されたものとなっている。ユニット1
にはCPU(中央処理装置)4が備えられ、このCPU4に大
容量の2台の伝送装置(STN1,STN2)5,6が接続されてい
る。又、このユニット1には内部メモリ及び割付けプロ
グラムを記憶したメモリが備えられている。なお、各伝
送装置5,6はオプションとなっている。一方、ユニット
2には各I/O(インプット/アウトプット)ポート7〜1
2が接続されるとともに小容量の2台の伝送装置13,14が
接続されている。FIG. 1 is a system configuration diagram when a transmission device is mounted on a programmable controller. This system is
A unit (UNIT0) 1 for a CPU (central processing unit), a unit (UNIT1) 2 for system expansion, and a programming device 3 are interconnected. Unit 1
Is provided with a CPU (Central Processing Unit) 4 to which two large-capacity transmission devices (STN1, STN2) 5, 6 are connected. The unit 1 has an internal memory and a memory for storing an allocation program. The transmission devices 5 and 6 are optional. On the other hand, unit 2 has each I / O (input / output) port 7-1
2 and two small-capacity transmission devices 13 and 14 are connected.
プログラミング装置3は各伝送装置5,6,13,14の種別
や割付けワード数等を設定するシステム設定手段として
の機能を有するものである。なお、このプログラミング
装置3にはCRT表示装置が設けられ、設定された内容が
このCRT表示装置に表示されるようになっている。The programming device 3 has a function as a system setting means for setting the type of each of the transmission devices 5, 6, 13, 14 and the number of allocated words. The programming device 3 is provided with a CRT display device, and the set contents are displayed on the CRT display device.
CPU4は割付けプログラムを実行することにより予め設
定された優先順位に従って各伝送装置5,6,13,14の割付
けワード数等を読み取って各伝送装置の各メモリエリア
を内部メモリ内に順次割付ける機能を有するものとな
る。The CPU 4 executes the assignment program to read the number of words to be assigned to each of the transmission devices 5, 6, 13, and 14 according to a preset priority, and to sequentially assign each memory area of each of the transmission devices to the internal memory. It becomes what has.
次に上記の如く構成されたシステム起動時での割付け
作用について第2図に示す割付け流れ図に従って説明す
る。Next, the allocation operation at the time of starting the system configured as described above will be described with reference to the allocation flowchart shown in FIG.
プログラミング装置3において各伝送装置5,6,13,14
のワード数等が設定される。第3図はプログラミング装
置3でのワード数等の設定作業が終了したときのCRT表
示装置の画面を示している。同図においてスロット(SL
OT)は各ユニット1,2における各伝送装置5,6,13,14及び
各I/Oポート7〜12の実装位置を示し、OPTはオプション
であることを示している。又、〔X 01W〕は1ワード
入力の入力装置、〔Y 02W〕は2ワード出力の出力装
置、〔Z 16W〕は16ワードの伝送装置を示している。
従って、ユニット1のスロット(01)(03)にはそれぞ
れオプションの伝送装置5,6が実装され、又ユニット2
のスロット(04)(05)にはそれぞれ伝送装置13,14が
実装されている。In the programming device 3, each transmission device 5, 6, 13, 14
Is set. FIG. 3 shows a screen of the CRT display device when the setting operation of the number of words in the programming device 3 is completed. In the figure, the slot (SL
OT) indicates the mounting position of each transmission device 5, 6, 13, 14 and each I / O port 7-12 in each unit 1, 2, and OPT indicates that it is optional. [X 01W] is an input device for inputting one word, [Y 02W] is an output device for outputting two words, and [Z 16W] is a transmission device for 16 words.
Therefore, the optional transmission devices 5 and 6 are mounted on the slots (01) and (03) of the unit 1, respectively.
Transmission devices 13 and 14 are mounted in the slots (04) and (05), respectively.
このようにプログラミング装置3での設定が終了する
と、CPU4はステップs1において各伝送装置5,6,13,14の
設定情報つまり正常/異常を示すステータスや割付けワ
ード数を読み取る。この場合、CPU4は各伝送装置5,6,1
3,14のうち優先順位の最も高い例えば伝送装置13の設定
情報から読み取る。ここで、設定情報から異常な伝送装
置があれば、その伝送装置の割付けは行わない。次にCP
U4は、ステップS2において、ステップS1で読み取った伝
送装置の設定情報を優先順位に従って取り出し、割付け
ようとする内部メモリのエリアに割付要求があるかを判
断し、この要求が有ればステップs3においてこのエリア
が既に割付けられているかを割り付け情報テーブルから
判断する。この判断により割付けが行なわれていなけれ
ば、CPU4はステップs4に移って第4図に示すように内部
メモリ内に伝送装置13のメモリエリア16を割付けワード
数分(第3図から分かるように16ワードの設定)確保す
る。次にCPU4はステップs5において各伝送装置のワード
数やトーカ・リスナ等が設定されている割付情報テーブ
ルのアドレスを更新し、次のステップs6で割付けが完了
したかを判断する。そこで、割付けが完了していなけれ
ば、CPU4は再びステップs2に戻って優先順位に従って次
の順位の例えば伝送装置14に対するメモリエリアの割付
けを行う。この割付けは伝送装置13の割付けと同様にス
テップs2〜ステップs4が実行されることにより行なわれ
る。ここで、大容量の伝送装置5,6のメモリエリアを内
部メモリに割付けるに当たって、先に割付けられている
伝送装置のメモリエリアとの間でオーバーラップが生ず
れば、各伝送装置の優先順位に従って割付けが行われ
る。このようにして割付けが行なわれると、第4図に示
すように各伝送装置5,6,13,14の各メモリエリア16,17,1
8,19が確保される。なお、各伝送装置5,6のように大容
量の場合、内部メモリを共用する為に、内部メモリのメ
モリエリアをブロックに分け、各ブロック毎に使用の禁
止・許可を設定して各メモリエリアのオーバラップを防
止している。When the setting in the programming device 3 is completed in this way, the CPU 4 reads the setting information of each of the transmission devices 5, 6, 13, and 14 at step s1, that is, the status indicating normal / abnormal and the number of allocated words. In this case, the CPU 4 controls the transmission devices 5, 6, 1
It is read from the setting information of, for example, the transmission device 13 having the highest priority among 3,14. Here, if there is an abnormal transmission device from the setting information, the transmission device is not allocated. Then CP
U4, in step S2, takes out the setting information of the transmission device read in step S1 according to the priority, determines whether there is an allocation request in the area of the internal memory to be allocated, and if there is this request, in step s3 It is determined from the assignment information table whether this area has already been assigned. If the allocation has not been performed, the CPU 4 proceeds to step s4 and allocates the memory area 16 of the transmission device 13 in the internal memory to the number of words to be allocated in the internal memory as shown in FIG. Word setting) Reserve. Next, in step s5, the CPU 4 updates the address of the allocation information table in which the number of words, the talker, the listener, and the like of each transmission device are set, and determines whether the allocation is completed in the next step s6. Therefore, if the allocation has not been completed, the CPU 4 returns to step s2 again and allocates a memory area to the next order, for example, the transmission device 14 according to the priority order. This assignment is performed by executing steps s2 to s4 in the same manner as the assignment of the transmission device 13. Here, in allocating the memory area of the large-capacity transmission devices 5 and 6 to the internal memory, if there is no overlap with the memory area of the previously allocated transmission device, the priority order of each transmission device is determined. Are assigned according to the following. When the allocation is performed in this way, as shown in FIG. 4, each of the memory areas 16, 17, 1 of the transmission devices 5, 6, 13, 14
8,19 are secured. In the case of a large capacity such as each of the transmission devices 5 and 6, in order to share the internal memory, the memory area of the internal memory is divided into blocks, and use prohibition / permission is set for each block and each memory area is set. Are prevented from overlapping.
このように上記一実施例においては、各伝送装置の種
別や割付けワード数等を設定し、予め設定された優先順
位に従って各伝送装置の割付けワード数等を読み取って
各伝送装置の各メモリエリアを順次割付けるようにした
ので、各種の伝送装置5,6,13,14の各メモリエリア16,1
7,18,19をアドレスを判断せずに簡単に割付けることが
できる。従って、各伝送装置のメモリエリアの割付けを
容易にかつ早くでき、そのうえ誤判定が無くなる。As described above, in the above-described embodiment, the type and the number of allocated words of each transmission device are set, and the number of words to be allocated and the like of each transmission device are read in accordance with a preset priority, and each memory area of each transmission device is read. Each memory area 16,1 of various transmission devices 5,6,13,14
7, 18, and 19 can be easily assigned without judging the address. Therefore, it is possible to easily and quickly allocate the memory area of each transmission device, and to eliminate erroneous determination.
なお、本発明は上記一実施例に限定されるものでなく
その主旨を逸脱しない範囲で変形してもよい。The present invention is not limited to the above-described embodiment, and may be modified without departing from the gist thereof.
[発明の効果] 以上説明した通り本発明によれば、中央処理装置の起
動時に、予め設定された前記各伝送装置の優先順位に従
って各伝送装置に各メモリエリアを順次割り付けると共
に、割付けがオーバラップする場合には優先順位に応じ
て前記割付けを実行する様にしたので、重要なデータの
伝送が迅速に行え、制御性を向上させることが可能にな
る。[Effects of the Invention] As described above, according to the present invention, when the central processing unit is activated, each memory area is sequentially allocated to each transmission device according to a preset priority order of each transmission device, and the allocation is overlapped. In this case, the assignment is performed according to the priority order, so that important data can be transmitted quickly and controllability can be improved.
第1図乃至第4図は本発明に係わるエリア割付け装置の
一実施例を説明するための図であって、第1図はプログ
ラマブルコントローラの伝送装置に適用した場合の構成
図、第2図は割付け流れ図、第3図はプログラマブル装
置で設定した各情報の表示例を示す図、第4図はメモリ
エリアの割付け状態を示す模式図である。 1,2……ユニット、3……プログラミング装置、4……C
PU、5,6,13,14……伝送装置、7〜12……I/Oポート。1 to 4 are diagrams for explaining an embodiment of an area allocating device according to the present invention. FIG. 1 is a configuration diagram when applied to a transmission device of a programmable controller, and FIG. FIG. 3 is a diagram showing a display example of each information set by the programmable device, and FIG. 4 is a schematic diagram showing an allocation state of a memory area. 1,2 ... unit, 3 ... programming device, 4 ... C
PU, 5, 6, 13, 14 ... transmission device, 7 to 12 ... I / O port.
Claims (1)
置に接続された各伝送装置等に対して伝送時に使用する
各メモリエリアを内部メモリに割付ける様にしたエリア
割付け装置において、 前記各伝送装置の種別および割付けワード数を含む情報
を設定するシステム設定手段と、 前記中央処理装置の起動時に、前記システム設定手段で
設定された前記各伝送装置の種別および割付けワード数
を含む情報を読み取り、予め設定された前記各伝送装置
の優先順位に従って前記内部メモリに各伝送装置のメモ
リエリアを順次割付けると共に、前記内部メモリのメモ
リエリアに大容量の伝送装置を割付ける場合には、前記
内部メモリのブロック化されたメモリエリアに対して、
そのメモリエリアが既に割付けられているか否かを判断
し、割付けがオーバラップする場合には優先順位に応じ
て割付けを実行する割付け手段と、 を具備したことを特徴とするエリア割付け装置。1. An area allocating device for allocating each memory area used for transmission to an internal memory to each transmission device or the like connected to a central processing unit of a programmable controller, wherein the type of each transmission device and System setting means for setting information including the number of words to be allocated, and at the time of starting the central processing unit, read information including the type and the number of words to be allocated of each of the transmission devices set by the system setting means, and set in advance. The memory area of each transmission device is sequentially allocated to the internal memory according to the priority order of each transmission device, and when a large-capacity transmission device is allocated to the memory area of the internal memory, the internal memory is divided into blocks. Memory area
Allocation means for determining whether or not the memory area has already been allocated, and executing allocation in accordance with the priority when the allocation is overlapped, and an allocation means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1094878A JP2736114B2 (en) | 1989-04-14 | 1989-04-14 | Area allocation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1094878A JP2736114B2 (en) | 1989-04-14 | 1989-04-14 | Area allocation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02272661A JPH02272661A (en) | 1990-11-07 |
JP2736114B2 true JP2736114B2 (en) | 1998-04-02 |
Family
ID=14122312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1094878A Expired - Lifetime JP2736114B2 (en) | 1989-04-14 | 1989-04-14 | Area allocation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2736114B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4666172B2 (en) * | 2006-09-04 | 2011-04-06 | オムロン株式会社 | Control system setting management system |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5948418B2 (en) * | 1980-05-19 | 1984-11-26 | 株式会社日立製作所 | terminal control device |
-
1989
- 1989-04-14 JP JP1094878A patent/JP2736114B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02272661A (en) | 1990-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5381549A (en) | Information processing apparatus | |
JPS5858693B2 (en) | Data search | |
US5867687A (en) | Microprocessor system for handling multiple priority levels interrupt requests to processor and interrupt process identifiers | |
JP2736114B2 (en) | Area allocation device | |
CN110990318B (en) | PCIe bus address expansion method, device, equipment and medium | |
JPH044449A (en) | Address bus controller | |
JP3305202B2 (en) | Network system for redundant controller | |
JP2674907B2 (en) | Computer system DMA channel allocation device | |
JP3005379B2 (en) | Communication system between programmable controllers | |
JP3355854B2 (en) | Monitor device in processing system | |
JPH08241264A (en) | Option device and information processor connected therewith | |
JPS635790B2 (en) | ||
JP2650325B2 (en) | Dynamic allocation method of sub-channel area | |
JPS61109160A (en) | Area control system for inter-system share volume | |
JPH04107640A (en) | Computer system | |
JPH03271853A (en) | Method for dynamically assigning logical address to cluster terminal | |
JPS584466A (en) | Control system for storage constitution | |
JPS62166455A (en) | Memory device | |
JPH0281208A (en) | Address allocating system for pc | |
JPH0444148A (en) | Address assigning device | |
JP2005338952A (en) | Program branching method | |
JPS6248871B2 (en) | ||
JPS59216260A (en) | Memory controlling system | |
JPH02256348A (en) | Network address management processing system | |
JPH0792747B2 (en) | Main memory common work area usage control method |