JPS61139120A - 電圧切換回路 - Google Patents
電圧切換回路Info
- Publication number
- JPS61139120A JPS61139120A JP26108784A JP26108784A JPS61139120A JP S61139120 A JPS61139120 A JP S61139120A JP 26108784 A JP26108784 A JP 26108784A JP 26108784 A JP26108784 A JP 26108784A JP S61139120 A JPS61139120 A JP S61139120A
- Authority
- JP
- Japan
- Prior art keywords
- level
- channel mos
- voltage
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の異なる電源電圧の切換えを行なう電圧
切換回路に関する。
切換回路に関する。
第３図に従来の２つの電源電圧を切換える電圧切換回路
を示す、第３図において１．２は電源電圧切換信号端子
であり、端子１に入力される信号は“Ｈルーベルが電源
電圧Ｖｌ、”Ｌ″レベルグランドレベルであり、端子２
に入力される信号は“Ｈ”レベルが電源電圧Ｖ２．
“Ｌ”レベルがグランドレベルである。３．４は共に第
１．第２のＮチャンネル型ＭＯＳ）ランジスタであり、
これらは電源Ｖｌ、Ｖ２間に直列に接続されており、５
は両トランジスタ３．４の接続点から取り出された出力
端子である。
を示す、第３図において１．２は電源電圧切換信号端子
であり、端子１に入力される信号は“Ｈルーベルが電源
電圧Ｖｌ、”Ｌ″レベルグランドレベルであり、端子２
に入力される信号は“Ｈ”レベルが電源電圧Ｖ２．
“Ｌ”レベルがグランドレベルである。３．４は共に第
１．第２のＮチャンネル型ＭＯＳ）ランジスタであり、
これらは電源Ｖｌ、Ｖ２間に直列に接続されており、５
は両トランジスタ３．４の接続点から取り出された出力
端子である。
次に動作について説明する。
まず、入力信号端子１から入力信号１が“Ｈ”レベルで
入力され、入力信号端子２から入力信号２が“Ｌ”レベ
ルで入力された場合は、第１のＮチャンネル型ＭＯＳト
ランジスタ３はゲートが■ルベル、ドレインもｖルベル
であるので、該トランジスタはそのソース、部ち出力端
子５の電圧レベルｖ５が次の（１）式を満足するときに
限り、導通する。
入力され、入力信号端子２から入力信号２が“Ｌ”レベ
ルで入力された場合は、第１のＮチャンネル型ＭＯＳト
ランジスタ３はゲートが■ルベル、ドレインもｖルベル
であるので、該トランジスタはそのソース、部ち出力端
子５の電圧レベルｖ５が次の（１）式を満足するときに
限り、導通する。
Ｖ ５ ≦Ｖ １−Ｖｔｈ３ −（１
１ここでＶ ｔｈ ３は第１のＮチャンネル型ＭＯＳト
ランジスタ３のしきい値である。また第２のＮチャンネ
ル型ＭＯＳトランジスタ４はそのゲートがＬ”レベルと
なっているため、出力端子５のレベルにかかわらず非導
通となっている。従ってその出力レベルは最大で上記Ｖ
ｌ−Ｖｔｈ３となり、それ以上のレベルにはなり得ない
。
１ここでＶ ｔｈ ３は第１のＮチャンネル型ＭＯＳト
ランジスタ３のしきい値である。また第２のＮチャンネ
ル型ＭＯＳトランジスタ４はそのゲートがＬ”レベルと
なっているため、出力端子５のレベルにかかわらず非導
通となっている。従ってその出力レベルは最大で上記Ｖ
ｌ−Ｖｔｈ３となり、それ以上のレベルにはなり得ない
。
次に入力信号端子１からの入力信号１が“Ｌ゛レベルか
つ入力信号端子２からの入力信号２が“Ｈ”レベルの場
合は、トランジスタ３はそのゲートが″Ｌ″レベルで、
常に非導通であり、またトランジスタ４のゲートはｖ２
レベルにあり、ドレインもｖ２レベルであるので、トラ
ンジスタ４はそのソース、即ち出力端子５のレベル■５
が次の（２）式を満足するときに限り、導通する。
つ入力信号端子２からの入力信号２が“Ｈ”レベルの場
合は、トランジスタ３はそのゲートが″Ｌ″レベルで、
常に非導通であり、またトランジスタ４のゲートはｖ２
レベルにあり、ドレインもｖ２レベルであるので、トラ
ンジスタ４はそのソース、即ち出力端子５のレベル■５
が次の（２）式を満足するときに限り、導通する。
Ｖ ５ ≦Ｖ ２−Ｖｔｈ４ ・（
２）ここでＶ ｔｈ ４は第２のＮチャンネル型ＭＯＳ
トランジスタ４のしきい値電圧である。従ってこの場合
の出力端子５のレベルの最大値ば上記Ｖ２−Ｖ ｔｈ
４となる。
２）ここでＶ ｔｈ ４は第２のＮチャンネル型ＭＯＳ
トランジスタ４のしきい値電圧である。従ってこの場合
の出力端子５のレベルの最大値ば上記Ｖ２−Ｖ ｔｈ
４となる。
第４図はこの様子をグラフに示したものである。
入力信号１が“Ｈ”レベルで、入力信号２が“Ｌ”レベ
ルの時、前記のように出力電圧は第４図のａ−Ｖｌ−Ｖ
ｔｈ３となり、入力信号１が“Ｌ”レベルで、入力信号
２が“Ｈ”レベルの時、前記のように出力電圧は第４図
のｂ−Ｖ２−Ｖｔｈ４となる。
ルの時、前記のように出力電圧は第４図のａ−Ｖｌ−Ｖ
ｔｈ３となり、入力信号１が“Ｌ”レベルで、入力信号
２が“Ｈ”レベルの時、前記のように出力電圧は第４図
のｂ−Ｖ２−Ｖｔｈ４となる。
この図からも解るようにいずれも出力電圧はそれぞれ各
トランジスタのしきい値電圧分だけ小さくなっている。
トランジスタのしきい値電圧分だけ小さくなっている。
このようにこの従来の電圧切換回路では、第４図からも
解るように出力電圧が電源電圧と同じレベルとはならず
、駆動トランジスタのしきい値電圧分だけ低下したレベ
ルとなっている。このためこの出力を内部回路の電源と
して使用するような時は動作速度及び動作電源電圧領域
の面で不利をもたらしていた。
解るように出力電圧が電源電圧と同じレベルとはならず
、駆動トランジスタのしきい値電圧分だけ低下したレベ
ルとなっている。このためこの出力を内部回路の電源と
して使用するような時は動作速度及び動作電源電圧領域
の面で不利をもたらしていた。
この発明はこのような問題点を解決するためになされた
もので、その出力電圧がトランジスタのしきい値分だけ
低くなることを防止できる電圧切換回路を提供すること
を目的とするものである。
もので、その出力電圧がトランジスタのしきい値分だけ
低くなることを防止できる電圧切換回路を提供すること
を目的とするものである。
この発明に係る電圧切換回路は、Ｎチャンネル型ＭＯＳ
トランジスタを使用し、そのソースを出力とするのでは
なく、Ｐチャンネル型ＭＯＳトランジスタを使用し、そ
のドレインを出力とするものであり、さらにこの出力と
低い側の電源との間にＮチャンネル型ＭＯＳトランジス
タを接続したものである。
トランジスタを使用し、そのソースを出力とするのでは
なく、Ｐチャンネル型ＭＯＳトランジスタを使用し、そ
のドレインを出力とするものであり、さらにこの出力と
低い側の電源との間にＮチャンネル型ＭＯＳトランジス
タを接続したものである。
この発明においては、Ｐチャンネル型ＭＯＳトランジス
タのドレインを出力として使用したから、その出力にお
いて駆動トランジスタのしきい値電圧分の低下をきたす
ことはなく、出力電圧が電源電圧と同じレベルとなる。
タのドレインを出力として使用したから、その出力にお
いて駆動トランジスタのしきい値電圧分の低下をきたす
ことはなく、出力電圧が電源電圧と同じレベルとなる。
以下、本発明の実施例を図について説明する。
第１図は本発明の一実施例による電圧切換回路を示す０
図において、１０．１１．１２は電源電圧切換信号端子
であり、端子１０に入力される信号は電源電圧がＶｌ＞
Ｖ２のとき、“Ｈ”レベルがｖｌ、 “Ｌ°レベルが
グランドレベルであり、端子１１に入力される信号も信
号１０と同じ振幅を持つものである。また、端子１２に
入力される信号は信号１０と同じ振幅を持ち、かつ信号
１１と逆の位相を持つものである。１３．１４は第１゜
第２のＰチャンネル型ＭＯＳトランジスタ、１５は第３
のＮチャンネル型ＭＯＳトランジスタであり、第１．第
２のトランジスタ１３．１４は電源ｖ１とｖ２との間に
直列に接続され、第３のトランジスタ１５は両トランジ
スタの接続点である出力端子５と電源ｖ２との間に接続
されている。
図において、１０．１１．１２は電源電圧切換信号端子
であり、端子１０に入力される信号は電源電圧がＶｌ＞
Ｖ２のとき、“Ｈ”レベルがｖｌ、 “Ｌ°レベルが
グランドレベルであり、端子１１に入力される信号も信
号１０と同じ振幅を持つものである。また、端子１２に
入力される信号は信号１０と同じ振幅を持ち、かつ信号
１１と逆の位相を持つものである。１３．１４は第１゜
第２のＰチャンネル型ＭＯＳトランジスタ、１５は第３
のＮチャンネル型ＭＯＳトランジスタであり、第１．第
２のトランジスタ１３．１４は電源ｖ１とｖ２との間に
直列に接続され、第３のトランジスタ１５は両トランジ
スタの接続点である出力端子５と電源ｖ２との間に接続
されている。
第２図は本実施例の電圧切換回路の出力波形を示したも
ので、ｅ、ｆはそれぞれ各入力条件における出力レベル
を示している。
ので、ｅ、ｆはそれぞれ各入力条件における出力レベル
を示している。
次に動作について説明する。まず、入力信号１０が“Ｌ
ゝレベルで、入力信号１１．１２がそれぞれ“Ｈ′、“
Ｌ”レベルのときは、第１のＰチャンネル型ＭＯＳトラ
ンジスタ１３はゲートが“Ｌ”レベル、ソースがｖｌレ
ベルであるので、そのドレインレベルに関係なく、信号
１０のレベルＶＩＯは次の（３）式を満足することとな
り、トランジスタ１３は導通する。
ゝレベルで、入力信号１１．１２がそれぞれ“Ｈ′、“
Ｌ”レベルのときは、第１のＰチャンネル型ＭＯＳトラ
ンジスタ１３はゲートが“Ｌ”レベル、ソースがｖｌレ
ベルであるので、そのドレインレベルに関係なく、信号
１０のレベルＶＩＯは次の（３）式を満足することとな
り、トランジスタ１３は導通する。
Ｖ １０ ≦Ｖ １−Ｖｔｈｌ ３ ・
（３）ここでＶｔｈｌ３は第１のＰチャンネル型ＭＯＳ
トランジスタ１３のしきい値電圧である。また、第２の
Ｐチャンネル型ＭＯＳトランジスタ１４はゲートがＶｌ
レベル、第３のＮチャンネル型ＭＯＳトランジスタ１５
はゲートがグランドレベルであるので、両トランジスタ
は非導通となる。
（３）ここでＶｔｈｌ３は第１のＰチャンネル型ＭＯＳ
トランジスタ１３のしきい値電圧である。また、第２の
Ｐチャンネル型ＭＯＳトランジスタ１４はゲートがＶｌ
レベル、第３のＮチャンネル型ＭＯＳトランジスタ１５
はゲートがグランドレベルであるので、両トランジスタ
は非導通となる。
即ち、出力端子５のレベルは駆動トランジスタ１３のし
きい値電圧Ｖｔｈ１３による電圧降下はなく、電源電圧
ｖｌレベルをとることができる。第４図のｅはこの状態
を示したもので、ｅ＝Ｖｌである。
きい値電圧Ｖｔｈ１３による電圧降下はなく、電源電圧
ｖｌレベルをとることができる。第４図のｅはこの状態
を示したもので、ｅ＝Ｖｌである。
次に、入力信号ｌＯが“Ｈ”レベルでかつ入力信号１１
．１２がそれぞれ“Ｌ”、“Ｈ”レベルのときは、第１
のＰチャンネル型ＭＯ５Ｉ−ランジスタ１３はゲートが
ｖｌレベル、ソースもｖｌレベルであるので非導通とな
る。また、第２のＰチャンネル型ＭＯＳトランジスタ１
４はそのゲートが“Ｌ″レベルソースがＶ２レベルであ
るので、信号１１のレベルｖｔｔは次の（４）式を満足
することとなり、Ｐチャンネル型ＭＯ３Ｉ−ランジスタ
１４は導通する。
．１２がそれぞれ“Ｌ”、“Ｈ”レベルのときは、第１
のＰチャンネル型ＭＯ５Ｉ−ランジスタ１３はゲートが
ｖｌレベル、ソースもｖｌレベルであるので非導通とな
る。また、第２のＰチャンネル型ＭＯＳトランジスタ１
４はそのゲートが“Ｌ″レベルソースがＶ２レベルであ
るので、信号１１のレベルｖｔｔは次の（４）式を満足
することとなり、Ｐチャンネル型ＭＯ３Ｉ−ランジスタ
１４は導通する。
Ｖ １１ ≦Ｖ ２−Ｖｔｈｌ ４ ・
＋４１ここでＶｔｈｌ４は第２のＰチャンネル型ＭＯＳ
トランジスタ１４のしきい値電圧である。よって出力端
子５のレベルはｖ２レベルとなる。
＋４１ここでＶｔｈｌ４は第２のＰチャンネル型ＭＯＳ
トランジスタ１４のしきい値電圧である。よって出力端
子５のレベルはｖ２レベルとなる。
ここで２個のＰチャンネル型ＭＯＳトランジスタを第１
図に示すように構成した場合、その基板電位は、電源電
圧の低い方の電源レベルにすることはできない、従って
基板電位はこの場合ｖｌレベルとしなければならない、
このためトランジスタ１４ば導通はしているものの基板
バイアス効果が加わり、実効的なしきい値電圧が増加し
、その電流供給能力は減少してしまう、このため本実施
例では、第３のＮチャンネル型ＭＯ９）ランジスタ１５
を追加しており、上記のように信号１１が＠Ｌルベルで
トランジスタ１３が導通している場合トランジスタ１５
のゲートはその入力信号が“Ｈ’″レベルであるので■
ｌレベル、ソースは最大でもｖ２レベル、ドレインはｖ
２レベルであるので、トランジスタ１５は導通し、出力
端子５の電流供給能力を向上させることができる。
図に示すように構成した場合、その基板電位は、電源電
圧の低い方の電源レベルにすることはできない、従って
基板電位はこの場合ｖｌレベルとしなければならない、
このためトランジスタ１４ば導通はしているものの基板
バイアス効果が加わり、実効的なしきい値電圧が増加し
、その電流供給能力は減少してしまう、このため本実施
例では、第３のＮチャンネル型ＭＯ９）ランジスタ１５
を追加しており、上記のように信号１１が＠Ｌルベルで
トランジスタ１３が導通している場合トランジスタ１５
のゲートはその入力信号が“Ｈ’″レベルであるので■
ｌレベル、ソースは最大でもｖ２レベル、ドレインはｖ
２レベルであるので、トランジスタ１５は導通し、出力
端子５の電流供給能力を向上させることができる。
以上のように、この発明に係る電圧切換回路によれば、
電圧切換回路を２つのＰチャンネル型ＭＯＳトランジス
タで構成し、さらに第３のＮチャンネル型ＭＯＳトラン
ジスタを付加したので、２つの異なる電源電圧レベルを
レベル降下することなく、そのまま出力として得ること
ができ、しかも２つの電源電圧のうちレベルの低い側を
出力しようとするときに、その電流を安定供給でき、電
流供給能力が大幅に向上する。即ち、この発明は動作速
度が速く、動作電源電圧領域が広い電圧切換回路を提供
できるものである。
電圧切換回路を２つのＰチャンネル型ＭＯＳトランジス
タで構成し、さらに第３のＮチャンネル型ＭＯＳトラン
ジスタを付加したので、２つの異なる電源電圧レベルを
レベル降下することなく、そのまま出力として得ること
ができ、しかも２つの電源電圧のうちレベルの低い側を
出力しようとするときに、その電流を安定供給でき、電
流供給能力が大幅に向上する。即ち、この発明は動作速
度が速く、動作電源電圧領域が広い電圧切換回路を提供
できるものである。
第１図は本発明の一実施例による電圧切換回路を示す図
、第２図は第１図の出力電圧を示す図、第３図は従来の
電圧切換回路を示す図、第４図はその出力電圧を示す図
である。 １０．１１．１２・・・電源電圧切換信号、１３゜１４
・・・第１．第２のＰチャンネル型ＭＯＳトランジスタ
、１５・・・第３のＮチャンネル型ＭＯＳトランジスタ
、５・・・出力端子。 なお図中同一符号は同−又は相当部分を示す。
、第２図は第１図の出力電圧を示す図、第３図は従来の
電圧切換回路を示す図、第４図はその出力電圧を示す図
である。 １０．１１．１２・・・電源電圧切換信号、１３゜１４
・・・第１．第２のＰチャンネル型ＭＯＳトランジスタ
、１５・・・第３のＮチャンネル型ＭＯＳトランジスタ
、５・・・出力端子。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）２つの異なる電源電圧を切換出力する電圧切換回
路であって、第１のＰチャンネル型ＭＯＳトランジスタ
、第２のＰチャンネル型ＭＯＳトランジスタ及び第３の
Ｎチャンネル型ＭＯＳトランジスタを備え、前記第１の
Ｐチャンネル型ＭＯＳトランジスタのゲートは第１の電
源電圧切換信号端子に、ソースは第１の電源に、ドレイ
ンは出力端子に接続され、前記第２のＰチャンネル型Ｍ
ＯＳトランジスタのゲートは第２の電源電圧切換信号端
子に、ソースは第２の電源に、ドレインは前記第１のＰ
チャンネル型ＭＯＳトランジスタのドレインに接続され
、前記第３のＮチャンネル型ＭＯＳトランジスタのゲー
トは第３の電源電圧切換信号端子に、ソースは前記第１
、第２のＰチャンネル型ＭＯＳトランジスタのドレイン
に、ドレインは第２の電源にそれぞれ接続されているこ
とを特徴とする電圧切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26108784A JPS61139120A (ja) | 1984-12-10 | 1984-12-10 | 電圧切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26108784A JPS61139120A (ja) | 1984-12-10 | 1984-12-10 | 電圧切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61139120A true JPS61139120A (ja) | 1986-06-26 |
| JPH0420529B2 JPH0420529B2 (ja) | 1992-04-03 |
Family
ID=17356900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26108784A Granted JPS61139120A (ja) | 1984-12-10 | 1984-12-10 | 電圧切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61139120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426455A (en) * | 1993-05-10 | 1995-06-20 | Compaq Computer Corporation | Three element switched digital drive system for an ink jet printhead |
-
1984
- 1984-12-10 JP JP26108784A patent/JPS61139120A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426455A (en) * | 1993-05-10 | 1995-06-20 | Compaq Computer Corporation | Three element switched digital drive system for an ink jet printhead |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0420529B2 (ja) | 1992-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6225846B1 (en) | Body voltage controlled semiconductor integrated circuit | |
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| US4365172A (en) | High current static MOS driver circuit with low DC power dissipation | |
| US4161663A (en) | High voltage CMOS level shifter | |
| US4129794A (en) | Electrical integrated circuit chips | |
| EP0341740A2 (en) | Complementary output circuit for logic circuit | |
| US7049890B2 (en) | Operational amplifier with self control circuit for realizing high slew rate throughout full operating range | |
| JPH09148913A (ja) | 高電位差レベルシフト回路 | |
| JPH0263319A (ja) | 入力バッファ | |
| JPS61139120A (ja) | 電圧切換回路 | |
| US4042843A (en) | Voltage level adaption in MOSFET chips | |
| JP2001127615A (ja) | 分割レベル論理回路 | |
| JPS62222491A (ja) | センスアンプ | |
| KR20010004448A (ko) | 고전압 출력 인버터 | |
| US20040075468A1 (en) | Digital signal driver circuit | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JPH0234022A (ja) | パルス出力回路 | |
| JP2000013194A (ja) | シュミット・トリガ回路 | |
| US4651028A (en) | Input circuit of MOS-type integrated circuit elements | |
| CN110022145B (zh) | 一种锁存器及隔离电路 | |
| JPH0650816B2 (ja) | ゲ−ト回路 | |
| JPS6329975A (ja) | 電界効果型半導体装置 | |
| JPH0385918A (ja) | 大電流・高速ドライバ回路 | |
| JPS594890B2 (ja) | デイジタル回路 | |
| EP0023210B1 (en) | Tri-state logic buffer circuit |