JPS61135390U

JPS61135390U -

Info

Publication number: JPS61135390U
Application number: JP443886U
Authority: JP
Priority date: 1986-01-16
Filing date: 1986-01-16
Publication date: 1986-08-23

Description

【図面の簡単な説明】

第１図は主旋律のみの電子音発生装置。第２図
は本考案に係る電子発音装置を示す図。第３図ａ
，ｂは第２図の２８，２８′の部分を例示する図
でローパスフイルタを示す図。１……記憶回路、２……アドレスコーダ、３…
…音階を発生するための発振器、４……音階を発
生するためのプログラマブルカウンタ、５……増
幅回路、６……電気―音響変換器、７……音の長
さを発生するための発振器、８……音の長さを発
生するためのプログラマブルカウンタ、２１……
音階を発生するための発振器、２２……音の長さ
を発生するための発振器、２３……主旋律の音階
、音の長さを記憶している記憶回路、２３′……
伴奏の音階の長さを記憶している記憶回路、２４
……主旋律の記憶回路にアドレスを指定するアド
レスカウンタ、２４′……伴奏の記憶回路にアド
レス指定をするアドレスカウンタ、２５……主旋
律の音階を発生するプログラマブルカウンタ、２
５′……伴奏の音階を発生するプログラマブルカ
ウンタ、２７……主旋律の音の長さを発生するプ
ログラマブルカウンタ、２７′……伴奏の音の長
さを発生するプログラマブルカウンタ、２８……
主旋律の波形を発生する回路、２８′……伴奏の
波形を発生する回路、２９……主旋律のエンベロ
ープを付加する回路、２９′……伴奏のエンベロ
ープを付加する回路、３０……加算増幅回路、３
１……電気音響変換器、３２……同期信号入力端
子、３３……コンデンサ、３４……スイツチ、３
５……抵抗。

補正昭６１．２．１４考案の名称を次のように補正する。考案の名称電子発音装置実用新案登録請求の範囲、図面の簡単な説明を
次のように補正する。

【実用新案登録請求の範囲】音階を発生する発振回路２１、前記発振回路２
１の信号を分周し複数の音階の信号を出力する第
１のプログラマブルカウンタ２５、主旋律に関す
る音階と音の長さのデータが格納された第１の記
憶回路２３、前記第１の記憶回路２３のアドレス
を指定する第１のアドレスカウンタ２４、音の長
さの基準となる信号を発生するパルス発生手段２
２及び前記第１の記憶回路に格納された音の長さ
のデータに従つて前記パルス発生手段の信号を分
周し、前記第１のアドレスカウンタを進める速さ
を制御する第３のプログラマブルカウンタ２７よ
りなる主旋律音発生手段と前記発振回路２１の信
号を分周し複数の音階の信号を出力する第２のプ
ログラマブルカウンタ２５′、伴奏に関する音階
と音の長さのデータが格納された第２の記憶回路
２３′、前記第２の記憶回路２３′のアドレスを
指定する第２のアドレスカウンタ２４及び前記第
２の記憶回路に格納された音の長さのデータに従
つて前記パルス発生手段の信号を分周し、前記第
２のアドレスカウンタを進める速さを制御する第
４のプログラマブルカウンタ２７′よりなる伴奏
音発生手段を具備すると共に、前記第１のプログ
ラマブルカウンタ２５の出力に基づく波形を発生
する第１の波形発生回路２８及び前記第２のプロ
グラマブルカウンタ２５′の出力に基づき波形を
発生する第２の波形発生回路２８′、前記第１及
び第２の波形発生回路の出力を加算し、増巾する
加算増巾回路及び電気音響変換器を設け、前記第
１及び第２の波形発生回路には前記第１及び第２
のプログラマブルカウンタの分周比によつて定数
の変化するフイルタを有することを特徴とする電
子発音装置。

【図面の簡単な説明】第１図は主旋律のみの従来の電子音発生装置。
第２図は本考案に係る電子発音装置を示す図。第
３図ａは従来のローパスフイルタ、第３図ｂは第
２図の２８，２８′の部分を例示する図でローパ
スフイルタを示す図。２１……音階を発生するための発振器、２２…
…音の長さを発生するための発振器、２３……主
旋律の音階、音の長さを記憶している記憶回路、
２３′……伴奏の音階の長さを記憶している記憶
回路、２４……主旋律の記憶回路にアドレスを指
定するアドレスカウンタ、２４′……伴奏の記憶
回路にアドレス指定をするアドレスカウンタ、２
５……主旋律の音階を発生するプログラマブルカ
ウンタ、２５′……伴奏の音階を発生するプログ
ラマブルカウンタ、２７……主旋律の音の長さを
発生するプログラマブルカウンタ、２７′……伴
奏の音の長さを発生するプログラマブルカウンタ
、２８……主旋律の波形を発生する波形発生回路
、２８′……伴奏の波形を発生する波形発生回路
、２９……主旋律のエンベロープを付加するエン
ベロープ付加回路、２９′……伴奏のエンベロー
プを付加するエンベロープ付加回路、３０……加
算増幅回路、３１……電気音響変換器、３２……
同期信号入力端子、３３……コンデンサ、３４…
…スイツチ、３５……抵抗。

Claims

【実用新案登録請求の範囲】 (a) 音階を発生するための第１のクロツク発生
回路、 (b) 音の長さを決めるための第２のクロツク発
生回路と、 (c) 主旋律用の音階と音の長さのデータが格納
された第１の記憶回路と、 (d) 伴奏用の音階と音の長さのデータが格納さ
れた第２の記憶回路と、 (e) 前記第１のクロツク発生回路からのパルス
を前記第１の記憶回路に格納された音階のデータ
に従つて分周し主旋律用パルスを発生する第１の
音階プログラマブルカウンタと、 (f) 前記第１のクロツク発生回路からのパルス
を前記第２の記憶回路に格納された音階のデータ
に従つて分周し伴奏用パルスを発生する第２の音
階プログラマブルカウンタと、 (g) 前記第２のクロツク発生回路からのパルス
を前記第１の記憶回路に格納された音の長さのデ
ータに従つて分周し第１の音の長さを発生する第
１の音の長さプログラマブルカウンタと、 (h) 前記第２のクロツク発生回路からのパルス
を前記第２の記憶回路の格納された音の長さのデ
ータに従つて分周し第２の音の長さを発生する第
２の音の長さプログラマブルカウンタと、 (i) 前記第１の音の長さプログラマブルカウン
タからの出力によつて順次アドレス信号を第１の
記憶回路に送る第１のアドレスカウンタと、 (j) 前記第２の音の長さプログラマブルカウン
タからの出力によつて順次アドレス信号を第２の
記憶回路に送る第２のアドレスカウンタと、〓(K)ｋ〓前記主旋律用パルスを通過させる第
１のフイルタ回路と、〓(l)ｌ〓前記伴奏用パルスを通過させる第２
のフイルタ回路とからなり、 (m) 前記第１と第２のフイルタ回路は任意の分
周比によつて切換えられる複数のスイツチを有す
る抵抗とコンデンサとによるローパスフイルタで
あることを特徴とする電子発音装置。