JPS61135359A - ゲ−トタ−ンオフサイリスタのゲ−ト制御装置 - Google Patents
ゲ−トタ−ンオフサイリスタのゲ−ト制御装置Info
- Publication number
- JPS61135359A JPS61135359A JP25642184A JP25642184A JPS61135359A JP S61135359 A JPS61135359 A JP S61135359A JP 25642184 A JP25642184 A JP 25642184A JP 25642184 A JP25642184 A JP 25642184A JP S61135359 A JPS61135359 A JP S61135359A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- circuit
- thyristor
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ゲート電流制御を行うゲートターンオフサイ
リスタのゲート制御装置に関する。
リスタのゲート制御装置に関する。
ゲートターンオフサイリスタ（以下は、ＧＴＯと言う。
）のゲート回路として従来においては、第３図Ｉζ示す
如き回路例が適用されている。同図で１はＧＴＯで、そ
のゲート・カソード間にサージ吸収用コンデンサ２と抵
抗３よりなる並列回路、オンケートパルス発生回路４及
びオフゲートパルス発生回路５が並列接続される。また
、ＧＴＯｌのアノード・カソード間にスナバ回路６が接
続される。
如き回路例が適用されている。同図で１はＧＴＯで、そ
のゲート・カソード間にサージ吸収用コンデンサ２と抵
抗３よりなる並列回路、オンケートパルス発生回路４及
びオフゲートパルス発生回路５が並列接続される。また
、ＧＴＯｌのアノード・カソード間にスナバ回路６が接
続される。
オンゲートパルス発生回路４Ｉこおいて、トランジスタ
７のベースに抵抗８が接続され、この抵抗８は抵抗９を
介してＧＴＯｌのゲート（こ接続される。
７のベースに抵抗８が接続され、この抵抗８は抵抗９を
介してＧＴＯｌのゲート（こ接続される。
さら１こ、トランジスタ７のペース・エミＪツタ間に抵
抗１０が接続される。抵抗８，９の接続点とトランジス
タ７のエミッタ間に次１こ説明する回路が並列接続され
る。その回路は、オフパルストランス１１．１２を含み
、その二次巻線の一端はダイオード。
抗１０が接続される。抵抗８，９の接続点とトランジス
タ７のエミッタ間に次１こ説明する回路が並列接続され
る。その回路は、オフパルストランス１１．１２を含み
、その二次巻線の一端はダイオード。
１３．１４で構成され、−次巻線憫は、コンデンサ１５
゜１６、トランジスタ１７．１８、ダイオード１９．２
０及び抵抗２１．２２で構成される。
゜１６、トランジスタ１７．１８、ダイオード１９．２
０及び抵抗２１．２２で構成される。
オフケートパルス発生回路５に樹いては、オフパルスト
ランスｎの二次巻線側は、サイリスタＵ。
ランスｎの二次巻線側は、サイリスタＵ。
ダイオード５．コンデンサ２６及び抵抗ｎ、２８で構成
される。−次巻線側は、トランジスタ２９、抵抗３０、
ダイオード３１及びコンデンサ３２で構成される。
される。−次巻線側は、トランジスタ２９、抵抗３０、
ダイオード３１及びコンデンサ３２で構成される。
ＧＴＯｌのアノード・カソード間（こ接続されるスナバ
回路６は、ダイオード３３、抵抗３４およびコンデンサ
３５で構成される。
回路６は、ダイオード３３、抵抗３４およびコンデンサ
３５で構成される。
第３図において、トランジスタ１７のペース３６にｗｃ
４図のＡに示す信号が入力されると、トランジスタ１７
のオン時にあらかじめ充電されたコンデンサ１５が放電
を開始する。その放電電流は、オンパルストランス１１
の一次巻線→トランジスタ１７のコレクタ・エミッター
コンデンサ１５の順で流れる。
４図のＡに示す信号が入力されると、トランジスタ１７
のオン時にあらかじめ充電されたコンデンサ１５が放電
を開始する。その放電電流は、オンパルストランス１１
の一次巻線→トランジスタ１７のコレクタ・エミッター
コンデンサ１５の順で流れる。
−次巻線に電流が流れること）こよって二次巻線側１こ
誘導電圧が発生する。この峨王によってトランジスタ７
がオン状態となりＧＴＯｌにオンゲート電に位相が１８
０°ずれでいる。トランジスタ１８のペース３７１こ第
４図に示す信号Ｂが入力されると、上述のトランジスタ
１５がオンした場合と同様に、オンパルストランス１２
の一次巻線側に電流が流れ、二次巻線に誘導電圧が発生
し、ＧＴＯｌにオンゲート電流が流れ、ＧＴＯｌがオン
状態となる。継続的なオンゲート電流をＧＴＯｌ ｌこ
与えるため１こ、トランジスタ１７．１８を交互にオン
させる信号人、Ｂをトランジスタ１７．１８に入力する
。ＧＴＯ１１こは、第４図の信号りの期間Ｄ１における
オンゲート電流が流れる。
誘導電圧が発生する。この峨王によってトランジスタ７
がオン状態となりＧＴＯｌにオンゲート電に位相が１８
０°ずれでいる。トランジスタ１８のペース３７１こ第
４図に示す信号Ｂが入力されると、上述のトランジスタ
１５がオンした場合と同様に、オンパルストランス１２
の一次巻線側に電流が流れ、二次巻線に誘導電圧が発生
し、ＧＴＯｌにオンゲート電流が流れ、ＧＴＯｌがオン
状態となる。継続的なオンゲート電流をＧＴＯｌ ｌこ
与えるため１こ、トランジスタ１７．１８を交互にオン
させる信号人、Ｂをトランジスタ１７．１８に入力する
。ＧＴＯ１１こは、第４図の信号りの期間Ｄ１における
オンゲート電流が流れる。
第３図において、トランジスタ２９のペースあに第４図
に示す信号Ｃが入力されると、あらか口め充電されたコ
ンデンサ３２が放電を開始する。その放電電流がオフパ
ルストランス器の一次巻線Ｅζ流れると、二次巻線に誘
導１！田が発生する。この電圧によって、サイリスタＵ
がオンとなりＧＴＯｌに第４図の信号りの期間Ｄ２にお
けるオフゲート電流が流れ、ＧＴＯｌはオフとなる。
に示す信号Ｃが入力されると、あらか口め充電されたコ
ンデンサ３２が放電を開始する。その放電電流がオフパ
ルストランス器の一次巻線Ｅζ流れると、二次巻線に誘
導１！田が発生する。この電圧によって、サイリスタＵ
がオンとなりＧＴＯｌに第４図の信号りの期間Ｄ２にお
けるオフゲート電流が流れ、ＧＴＯｌはオフとなる。
抵抗３４、ダイオード３３及びコンデンサ３５で構成さ
れるスナバ回路６は直列ｌこ接続された抵抗あとコンデ
ンサ３５を用いて、ＧＴＯｌのアノード・カソード間に
かかる過電圧を抑制し、ＧＴｏｌを保護する。ＧＴＯ１
のゲート・カソード間１こ並列に接続されているコンデ
ンサ２、抵抗３による回路は、サージ吸収用回路である
。またサイリスタ２４のゲート・カソード間ｉこダイオ
ード５、コンデンサ２６及び抵抗２５．２６で構成され
る回路はサイリスタＵのためのサージ吸収用回路である
。
れるスナバ回路６は直列ｌこ接続された抵抗あとコンデ
ンサ３５を用いて、ＧＴＯｌのアノード・カソード間に
かかる過電圧を抑制し、ＧＴｏｌを保護する。ＧＴＯ１
のゲート・カソード間１こ並列に接続されているコンデ
ンサ２、抵抗３による回路は、サージ吸収用回路である
。またサイリスタ２４のゲート・カソード間ｉこダイオ
ード５、コンデンサ２６及び抵抗２５．２６で構成され
る回路はサイリスタＵのためのサージ吸収用回路である
。
第４図の波形りに示すゲート電流において、オンゲート
電流のピーク値工。Ｆ、オフゲート電流のピーク値Ｉ（
ＩＲ及びオフゲート電流の電流上昇率ｄＩ／ｄＴがＧＴ
Ｏｌのターンオン・ターンオフできる値である必要があ
る。一般１こ電圧及び電流容量の少ないＧＴＯを駆動す
る場合は、第３図に示すゲート回路で、ターンオン・タ
ーンオフ可能である。
電流のピーク値工。Ｆ、オフゲート電流のピーク値Ｉ（
ＩＲ及びオフゲート電流の電流上昇率ｄＩ／ｄＴがＧＴ
Ｏｌのターンオン・ターンオフできる値である必要があ
る。一般１こ電圧及び電流容量の少ないＧＴＯを駆動す
る場合は、第３図に示すゲート回路で、ターンオン・タ
ーンオフ可能である。
ＧＴＯの容量が増すにつれてピーク値ＩＧＦは３倍〜４
倍ＩＯＲは２倍、ｄＩ／ｄＴも２倍程度の値が要求され
る。このため、第３図に示す回路で容量の大きいＧＴＯ
を駆動させるには、２倍〜３倍の電源容量を持つゲート
電源が必要となる。また、オフゲート電流の電流上昇率
ｄＩ／ｄＴは、コンデンサ３２の放電をオフパルストラ
ンス器の一次巻線側で行って、二次巻線側に電力を供給
しているため、オフパルストランス器のインダクタンス
の影響により、従−来の２倍以上とすることは困難であ
る。
倍ＩＯＲは２倍、ｄＩ／ｄＴも２倍程度の値が要求され
る。このため、第３図に示す回路で容量の大きいＧＴＯ
を駆動させるには、２倍〜３倍の電源容量を持つゲート
電源が必要となる。また、オフゲート電流の電流上昇率
ｄＩ／ｄＴは、コンデンサ３２の放電をオフパルストラ
ンス器の一次巻線側で行って、二次巻線側に電力を供給
しているため、オフパルストランス器のインダクタンス
の影響により、従−来の２倍以上とすることは困難であ
る。
本発明の目的は、容量の大きいゲートターンオフサイリ
スタを駆動させるのに十分なゲート電流を供給可能なゲ
ートターンオフサイリスタのゲート制卸装置を提供する
ことである。
スタを駆動させるのに十分なゲート電流を供給可能なゲ
ートターンオフサイリスタのゲート制卸装置を提供する
ことである。
〔発明の概要〕
ゲートターンオフサイリスタ回路のゲート回路に、ゲー
ト電流増大回路を設け、そのゲート電流増大回路でオン
ゲート電流１こ上り充電し、オフゲートパルス信号が発
生した際に放電し、ＧＴＯＩこ流れるゲート電流を増大
させる。
ト電流増大回路を設け、そのゲート電流増大回路でオン
ゲート電流１こ上り充電し、オフゲートパルス信号が発
生した際に放電し、ＧＴＯＩこ流れるゲート電流を増大
させる。
以下本発明の一実施例を図面によって説明する。
第１図（こ示す実施例は、第３図の従来例の示す回路に
ゲート電流増大回路３９を接続したもので、ゲート電流
増大回路３９以外の回路構成は、第３図に示した回路と
同様である。ゲート電流増大回路３９は、複数のダイオ
ード、抵抗、コンデンサ及びすイリスタで構成される。
ゲート電流増大回路３９を接続したもので、ゲート電流
増大回路３９以外の回路構成は、第３図に示した回路と
同様である。ゲート電流増大回路３９は、複数のダイオ
ード、抵抗、コンデンサ及びすイリスタで構成される。
ダイオード４０．抵抗４１及びコンデンサ４２から成る
直列回路が抵抗９１こ並列に接続される。さらにコンデ
ンサ４２の両端に抵抗４３、ダイオード必から成る並列
回路が並列接続される。サイリスタ柘のアノードが抵抗
３９とコンデンサ４２の接続点に接続され、カソードが
トランジスタ７のコレクタに接続される。ダイオード柘
、コンデンサ４７及び抵抗拐から成る並列回路がサイリ
スタ朽のゲート・カソード間に接続される。なおダイオ
ード４６、コンデンサ４７及び抵抗４８．５０で構成さ
れる回路は、サージ吸収回路である。オフパルストラン
ス詔の二次巻線４９の一端とサイリスタ４５のゲート間
ｔζ抵抗５０が直列接続され、二次巻線の他端がサイリ
スタ柘のカンードｆζ接続される。
直列回路が抵抗９１こ並列に接続される。さらにコンデ
ンサ４２の両端に抵抗４３、ダイオード必から成る並列
回路が並列接続される。サイリスタ柘のアノードが抵抗
３９とコンデンサ４２の接続点に接続され、カソードが
トランジスタ７のコレクタに接続される。ダイオード柘
、コンデンサ４７及び抵抗拐から成る並列回路がサイリ
スタ朽のゲート・カソード間に接続される。なおダイオ
ード４６、コンデンサ４７及び抵抗４８．５０で構成さ
れる回路は、サージ吸収回路である。オフパルストラン
ス詔の二次巻線４９の一端とサイリスタ４５のゲート間
ｔζ抵抗５０が直列接続され、二次巻線の他端がサイリ
スタ柘のカンードｆζ接続される。
トランジスタ１７．１８のペース３６．３７にそれぞれ
第２図に示す゛入、Ｂが入力されると、オンパルストラ
ンス１１．１２を介して、トランジスタ７がオンし、オ
ンゲート電流が流れる。オンゲート電流は抵抗９全通し
て流れるものと、ダイオード４〇−抵抗４１→コンデン
サ４２の経路を通って流れるものがある。このダイオー
ド４０を流れる電流の波形は、第２図１こ示す波形Ｆと
なる。第２図の波形Ｅはコンデンサ４２の電圧波形で、
コンデンサ４２がオンパルストランス１１の二次巻線側
の電ＥＥｔで充電されると、コンデンサ４２には電流が
流れなくなる。第２図の波形Ｅに示すようにコンデンサ
４２が充電された状態で、トランジスタ四のベースあに
第２図のＣ１ζ示す信号が入力されると、オフパルスト
ランス田を介して、その二次巻線に誘導電圧が発生する
。この電圧によってサイリスタ４５がオン状態となりコ
ンデンサ４２が放電を開始し、その放電電流がサイリス
タ４５−ＧＴＯＩ→コンデンサ４２より成るループを流
れる。この時の放電電流波形は第２図のＧ）ζ示す波形
となる。またオフパルストランス田の二次巻線１こ誘導
電圧が発生したとき、サイリスタＵもオン状態となり、
Ｇ’Ｉ’０１にオフゲート電流を流す。この時のオフゲ
ート電流波形は、第２図の期間Ｄ２に示す波形となる。
第２図に示す゛入、Ｂが入力されると、オンパルストラ
ンス１１．１２を介して、トランジスタ７がオンし、オ
ンゲート電流が流れる。オンゲート電流は抵抗９全通し
て流れるものと、ダイオード４〇−抵抗４１→コンデン
サ４２の経路を通って流れるものがある。このダイオー
ド４０を流れる電流の波形は、第２図１こ示す波形Ｆと
なる。第２図の波形Ｅはコンデンサ４２の電圧波形で、
コンデンサ４２がオンパルストランス１１の二次巻線側
の電ＥＥｔで充電されると、コンデンサ４２には電流が
流れなくなる。第２図の波形Ｅに示すようにコンデンサ
４２が充電された状態で、トランジスタ四のベースあに
第２図のＣ１ζ示す信号が入力されると、オフパルスト
ランス田を介して、その二次巻線に誘導電圧が発生する
。この電圧によってサイリスタ４５がオン状態となりコ
ンデンサ４２が放電を開始し、その放電電流がサイリス
タ４５−ＧＴＯＩ→コンデンサ４２より成るループを流
れる。この時の放電電流波形は第２図のＧ）ζ示す波形
となる。またオフパルストランス田の二次巻線１こ誘導
電圧が発生したとき、サイリスタＵもオン状態となり、
Ｇ’Ｉ’０１にオフゲート電流を流す。この時のオフゲ
ート電流波形は、第２図の期間Ｄ２に示す波形となる。
第１図１と示す回路のＧＴＯｌに流れるゲート電流は、
第３図Ｉこ示す回路の場合と同じ経路で流れるゲート電
流と、ゲート電流増大回路３９１こよるゲート電流とが
重ね合わさったものである。第２図の波形Ｆ、Ｇ、Ｄが
重ね合わさり九波形Ｈのゲート電流がＧＴＯｌのゲート
・カソード間に流れる。このように第３図で示される従
来回路のゲート電流波形りより第１図に示す本発明によ
る実施回路のゲート電流波形Ｈの方が、ピーク値ＩＧ、
、Ｉ。ｎ１電流上昇率ｄＩ／ｄＴをくらべた場合、゛そ
れらの値が増大している。
第３図Ｉこ示す回路の場合と同じ経路で流れるゲート電
流と、ゲート電流増大回路３９１こよるゲート電流とが
重ね合わさったものである。第２図の波形Ｆ、Ｇ、Ｄが
重ね合わさり九波形Ｈのゲート電流がＧＴＯｌのゲート
・カソード間に流れる。このように第３図で示される従
来回路のゲート電流波形りより第１図に示す本発明によ
る実施回路のゲート電流波形Ｈの方が、ピーク値ＩＧ、
、Ｉ。ｎ１電流上昇率ｄＩ／ｄＴをくらべた場合、゛そ
れらの値が増大している。
以上のようにゲート電流増大回路３９を設けることによ
って、ゲート電源容量を増すことなくゲート電流を増大
することができる。
って、ゲート電源容量を増すことなくゲート電流を増大
することができる。
し発明の効果〕
本発明によれば、ＧＴＯのゲート制御回路にゲート電流
増大回路を設けること１こよりゲート電源容量を増すこ
となく大容量のＧＴＯのゲート制御が可能となる。
増大回路を設けること１こよりゲート電源容量を増すこ
となく大容量のＧＴＯのゲート制御が可能となる。
第１図は本発明による一実施例を示すＧＴＯのゲート回
路図、第２図は第１図に示すゲート回路の各部に流れる
電流波形図、第３図は従来技術１こよるＧＴＯのゲート
回路図、第４図は第３図に示すゲート回路の各部に流れ
る電流波形図である。 ｌ・−・ＧＴＯ１１，１２・・・オンパルストランスｎ
・・・オフパルストランス ３９・・・ゲート電流増大回路 φ・・・ダイオード ４１・・・抵抗４２・・・コ
ンデンサ 都・・・サイリスタ（７３１７） 代
理人 弁理士 則 近 憲 佑 （はが１名）第２図 第３図 第４図
路図、第２図は第１図に示すゲート回路の各部に流れる
電流波形図、第３図は従来技術１こよるＧＴＯのゲート
回路図、第４図は第３図に示すゲート回路の各部に流れ
る電流波形図である。 ｌ・−・ＧＴＯ１１，１２・・・オンパルストランスｎ
・・・オフパルストランス ３９・・・ゲート電流増大回路 φ・・・ダイオード ４１・・・抵抗４２・・・コ
ンデンサ 都・・・サイリスタ（７３１７） 代
理人 弁理士 則 近 憲 佑 （はが１名）第２図 第３図 第４図
Claims (1)
- オンゲート信号、オフゲート信号で所定のオン・オフ動
作を行うゲートターンオフサイリスタのゲート制御装置
において、オンゲート電流により充電するとともにオン
ゲート電流を増大させ、オフゲートパルス信号が発生し
た際に放電しゲートターンオフサイリスタに流れるオフ
ゲート電流を増大させるゲート電流増大回路を具備した
ことを特徴とするゲートターンオフサイリスタのゲート
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25642184A JPS61135359A (ja) | 1984-12-06 | 1984-12-06 | ゲ−トタ−ンオフサイリスタのゲ−ト制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25642184A JPS61135359A (ja) | 1984-12-06 | 1984-12-06 | ゲ−トタ−ンオフサイリスタのゲ−ト制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61135359A true JPS61135359A (ja) | 1986-06-23 |
Family
ID=17292429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25642184A Pending JPS61135359A (ja) | 1984-12-06 | 1984-12-06 | ゲ−トタ−ンオフサイリスタのゲ−ト制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61135359A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521676A (en) * | 1994-04-28 | 1996-05-28 | Ricoh Company, Ltd. | Method and apparatus for controlling the temperature of a fixing device in an image forming apparatus depending on a paper feed path or method |
-
1984
- 1984-12-06 JP JP25642184A patent/JPS61135359A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521676A (en) * | 1994-04-28 | 1996-05-28 | Ricoh Company, Ltd. | Method and apparatus for controlling the temperature of a fixing device in an image forming apparatus depending on a paper feed path or method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
| JPH10248237A (ja) | 電力変換装置 | |
| US4488214A (en) | High-power, high-frequency inverter system with combined digital and analog control | |
| JPH0393457A (ja) | 電圧駆動形素子の駆動回路 | |
| JPS6121015B2 (ja) | ||
| US4540895A (en) | Device having thyristors connected in series | |
| JPS61135359A (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御装置 | |
| JPH0956166A (ja) | 電力変換装置 | |
| JP2861169B2 (ja) | 電力変換装置のスナバ回路 | |
| JPH0767320A (ja) | 電力素子の駆動回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| WO2020223720A1 (en) | Efficient high voltage power supply for pulse capacitor discharge applications | |
| JP3199610B2 (ja) | スナバ回路及びそれを用いた電力変換装置 | |
| JP2003189590A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JP2534704B2 (ja) | スイツチング制御装置 | |
| JPH0256032B2 (ja) | ||
| JPH0382362A (ja) | ゲート駆動回路 | |
| JP2001238431A (ja) | 半導体電力変換装置 | |
| JPH11178318A (ja) | 電圧駆動型電力素子の駆動回路 | |
| JPS591062B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト制御回路 | |
| JPS608656B2 (ja) | Ｇｔｏのゲ−ト回路 | |
| JPH06113525A (ja) | スナバ回路 | |
| JPS6116794Y2 (ja) |