JPS61131169A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS61131169A JPS61131169A JP59252950A JP25295084A JPS61131169A JP S61131169 A JPS61131169 A JP S61131169A JP 59252950 A JP59252950 A JP 59252950A JP 25295084 A JP25295084 A JP 25295084A JP S61131169 A JPS61131169 A JP S61131169A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- unit
- instruction
- instructions
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 230000003139 buffering effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 101100327917 Caenorhabditis elegans chup-1 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 235000013305 food Nutrition 0.000 description 1
- 238000009938 salting Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Computing Systems (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は大型汎用計算機又は超高速計算機に関し、最少
のハードウェアでオ大の処理能力を得るための構成に関
する〇 〔従来技術とその問題点〕 科学技術用計算機において、高速化を実現するために一
般に以下のような方法が取られている。 ■ 科学技術計算のための命令を処理するユニットのデ
ータ処理能力を大きくする。 ■ マルチシステムにする。 ■の方法では、科学技術計算のための命令とその他の命
令との比率により、高速化の効果の大小が異なる。デー
タ処理能力を２倍にした例を第８図に示す。 人は科学技術計算のための命令の比率が大きい場合で、
全体の錫塩時間が半分程度になる。しかしＢのようにそ
の他の命令の比率が大きい場合にはほとんど効果はない
。 従って単に科学技術計算用の命令の能力を大きくしても
、Ｂのようなプログラムに右いてし１、計算機のバラン
スが悪くなり、大きな高速化の効果は得られない。 シングルシステムで最適な処理能力のバランスを持つ装
置ができたら、それ以上の高速化を実現するためには、
一般に■のマルチシステムの方法を取る。 しかし例ｉば２台のマルチシステムにした場合、トータ
ルの処理能力は最大でも２倍にしかならない。また、プ
ログラムがひとつしか動いてない時は、シングルシステ
ムと同じ処理能力になりてしまう。 ベクトルプロセッサ（以後ｖＰと呼ぶ）を例にとり、詳
細に説明する。 〔従来技術の詳細な説明〕 ＶＰは科学技術計算のための命令（ベクトル命令）を処
理するベクトルユニット（ＶＵ）と、その他の命令（ス
カシ命令）を処理するスカシユニット（ＳＵ）とを持つ
。 シングルシステムの構成例を第２図に示し、この構成を
ｖＰｌと呼ぶ。 又ＶＵのデータ処理能力５−２倍にした場合の例Ｊ１ζ を第３図に示し、これをＶＦ２と呼が。 第２図のＶＰＩに比べＶＦ２のＶＵのハード量がほぼ２
倍になっている。 ＶＰ１ｆｆ成のＶＰＵ ２台をマルチシステムにした例
をｔ４４図に示し、ｖｐｔ−Ｍと呼ぶ。 次に各構成例におけるプログラムの実行の様子を説明す
る。第５図は８Ｕ、ＶＵ等が命令実行している様子を示
し、■はｖＰｌの場合、■はＶＦ２の場合、■はＶＰ
ｌ−Ｍの場合であり、白はスカシ
１命令の実行時間、ハツチングはベクトル命令の実行時
間を示す。 ＶＰ２では８Ｕの実行時間は変わらないが、ＶＵの実行
時間が＃−分になりている。ＶＰｌ−Ｍでは、ＶＰＵ、
とＶＰＵ、で別々のプログラムを実行している。それぞ
れの実行時間はＶＰｌと同じであるが、ジップのスＪｋ
−プツトが２倍になりでいる。 第６図にＶＵの一般的構成例のブロック図を示ベクトル
命令を制御するユニットで６４１の制御信号により６５
０ＶＥＵの命令実行を制御する。ＶＭＵはベクトル命令
を実行するユニットで、メモリとのデータ転送を行なう
ロードパイプライン（６６０）、ストアパイプライン（
６６１）、およびベクトルデータを保持するＶＲ（ベク
トルレジスタ）６７０を持つ。 さらにＶＲ，からベクトルデータをリードし演Ｘ＋行な
い結果をＶＲ，にライトする命令を実行するために、６
８０のＡＤＤ （加算パイプライン）。 ６８１のＭＵＬＴＩ （乗算パイプライン）、６８２の
ＤＩＶＩＤＨ（除算パイプライン）を持つ。 ひとつのＶＰＵｉＣおいてＭＳＵからの命令のフェッチ
はＳＵで行なう。ＳＵは、スカシ命令を７エツチしたら
ＳＵ内で実行し、ベクトル命令をフェッチしたらＶＵ＋
こ渡す。 ＶＵでの命令＋受けるユニットの回路を第７図に示す。 ７００はスカシユニット、６４０は第６図のＶＣＵであ
る。ベクトル命令は線７０１を通して７１１のＶＦ８Ｅ
Ｌｌレジスタに人力される。ここで７１５のｖｐｓｔｔ
レジスタに命令がなければ、ＶＦｉＭ ａからＶＦＢ１
−Ｌに命令が移動する。ＶＰＳＩ（＋に先行命令が人っ
ているかＶＦＲに先行命令が入っている時はＶＦ ８１
Ｌ カら７１２ （１）ＶＦＲ（命令ハｙ７ア）ＩＣｆ
ｉｆｌ令がバッファノングされる。 先行命令がＶＰ８Ｒからぬける時にＶＦＢに命令が入っ
ていると、ＶＦＲから７１４のセレクタを通って次のタ
イミングＲＶＰＳＩ（、に命令が人力される。以上の制
御は７１３のフェッチコントロール部により行なわれる
◇ ＶＰ８１Ｌは、７１８による命令デコードおよび７１９
による例外チェックを行？ｌ：５ための命令レジ８タシ ７１６のＶＱ８Ｒは７１７による命令発信を制御するπ
めの命令レジスタである。 ７１３は命令フェッチを制御する回路で、ｖＦＢのつま
り具合ＶＰＳＵＬでの命令の有無を見て、ＶＦ’Ｂ。 ＶＰ’ＳＲへの命令の人力、セレクト制御を行なう。 マタ、ＶＦＢ ｆｆ１一杯１Ｃｔｘルト７０２ノＶＵ
Ｆｕｌｌ信号をＳＵに送り、ＳＵからの命令の送出を止
める。 ７１７は７１８から送られるデコード情報及びＶＱＳル
からの情報によってＶＱＲにある命令の命令発信を制御
する。さらに、第６図のＶＦＪＵで実行ざ几ている命令
の１理を行なう。これらの制御は６４１で示されるＶｇ
Ｕへの制御信号により行なわれる。 ＶＰｚ、ＶＰ２．ＶＰｔ−Ｍ 共ｉ第７図の回路は同じ
である。 ＶＰ２では７１７の命令管理部によってコントロールさ
れる命令実行ユニット（第６図の６５０）のハードウェ
アがｒＩＪ２倍でありｌサイクルに処理できるデータ数
が２倍になると考えてよい。 〔問題点を解決するための手段〕 本発明は、ｖＰを例にとれば、１台のＶＵに対して複数
の８０を接続し、ＶＵにいずれかｌ含の８Ｕとの接続を
選択的に行なうことを特よとする。 〔作 用〕 第５図の■において、ＶＵｏとＶＵ、の処理時間はとも
に１１１散的であり、かつ実動率は５０哄程度である。 従ってこれらの処理は１台のＶＵで盛塩可能であること
に注目したものである。 〔発明の実ノー例〕 ベクトルプロセッサを例にとり８Ｕを２台持つマル牛ン
ステム（ＶＰ−ｉ〜１と呼ぶ）について説明する。 構成例を第１図に示す。Ｍ８Ｕ、ＭＣＵ、８Ｕｏ、ＳＵ
。 は＠４図と同じ。 第９図にＶＵのおおまかなブロック図を示す０も ９００．９１０，９２０（９２））はそれぞれ第６図の
ＧＯ’０，６１０，６２０とＭｅもの、９３０のＶＵｆ
）うち９５０は６５０とほぼ同じもの、従りて９６０〜
９８２は６６０〜６８２とほぼ同じものを示す０９５１
は９５０ と同じハードウェアで、ＶＥＵＯ中に６５０
のＶｇＵにくらべて２）１！のハードウェアがあること
を示す。これは、ＶＰ２のＶＢＵと同じである。 次にＶＣＵ ９４０の回路を第１０図に示す。 １０００〜１０１２は第７図の７００〜７０２と同じも
の、ｔた１０３０のＶＦＵｏ、１０４０のｌ”Ｕ、は回
路＃よぴ動作共に基本的にはそれぞれ７１１〜７１９と
同じであり、ＶＦＵＱ、ＶＦＵ、はそれぞれ独立に動作
し、ＳＵｏ、８Ｕ、との命令転送、命令のバッファリン
グ・デコード、例外検出等を行なう。１０３１〜１０３
９および１０４１〜１０４９はそれぞれ７１１〜７１９
の対応する回路とほとんど同じである。 １０５０はＳＵ、から送られたベクトル命令（以後０系
のベクトル命令と呼ぶ）とＳＵ、から送られたベクトル
命令（以後ｌ系のベクトル命令と呼ぶ）のどちらを、Ｉ
Ｕで実行するかを選択する制御を行なう。 １０５２．１０５３のセレクタに送られる１０５１のセ
レクト信号によって１０６１のＶＱ８Ｒと１０６００命
令管理部に人力される情報がθ系かｌ系か４こ切換えら
れる。 １０６０〜１０６２はそれぞれ７１７．７１６，７２０
と同じである。 尚、命令切換コントロール１０５００ロジンクとしては
、初期状態では例えばＯ系を高優先にして右き、以降は
一方の系のベクトル命令が途切れたとき、或いは何らか
の事象によって待ちが生じたときに、他系に切換えるこ
とにより達成される。 次にプログラムの実行の様子を第１１図に示す。 プログラムの例は第５図と同じである。またＶＰＩ−Ｍ
との比較も示す。 ＴｏからＴ、ではＳＵ、、ＳＵ、共にスカラ命令を実行
している。ベクトル命令はない。Ｔ１では８Ｕ、、ＳＵ
、両方からベクトル命令がＶＵに送られ、それぞれＶＦ
Ｕ、、ＶＦ’Ｕ、に人力される。 ここで第１Ｏ図の１０５０によって０系、ｌ系の選択が
行なわれるが、ここではＯ系のプライオリティを高くし
であるのでＴ１からはＯ系のベクトル命令が実行される
。θ系からのベクトル命令のかたまり（命令パケットと
呼ぶンがすべて終了するまで１系のベクトル命令パケッ
トｋＬ％行待ちとなる（ｒｗの期間）。 Ｔ、では０系の最初のパケットが終了し、１０５０１こ
よって命令実行が１系に切換わる。 次にＶＰＩ−Ｍとの比較について述べる。 スカラ命令パケットの実行時間は同じである。ベクトル
命令パケットの実行時間はＶＰ−Ｍの方がＶＰＩ−Ｍの
半分になる。 ｃれは、ＶＰ−ＭノＶ Ｕ ハＶ Ｕ、まｙ：＋ｔＶＵ
、に比べて、ｖＥＵのハードウェアが２倍（ｖＵ、とＶ
Ｕ、を合わせた大きさ）になっているのでデータ処理時
の半分−どなっている。 これ番こより全体の実行時間が
のハードウェアでオ大の処理能力を得るための構成に関
する〇 〔従来技術とその問題点〕 科学技術用計算機において、高速化を実現するために一
般に以下のような方法が取られている。 ■ 科学技術計算のための命令を処理するユニットのデ
ータ処理能力を大きくする。 ■ マルチシステムにする。 ■の方法では、科学技術計算のための命令とその他の命
令との比率により、高速化の効果の大小が異なる。デー
タ処理能力を２倍にした例を第８図に示す。 人は科学技術計算のための命令の比率が大きい場合で、
全体の錫塩時間が半分程度になる。しかしＢのようにそ
の他の命令の比率が大きい場合にはほとんど効果はない
。 従って単に科学技術計算用の命令の能力を大きくしても
、Ｂのようなプログラムに右いてし１、計算機のバラン
スが悪くなり、大きな高速化の効果は得られない。 シングルシステムで最適な処理能力のバランスを持つ装
置ができたら、それ以上の高速化を実現するためには、
一般に■のマルチシステムの方法を取る。 しかし例ｉば２台のマルチシステムにした場合、トータ
ルの処理能力は最大でも２倍にしかならない。また、プ
ログラムがひとつしか動いてない時は、シングルシステ
ムと同じ処理能力になりてしまう。 ベクトルプロセッサ（以後ｖＰと呼ぶ）を例にとり、詳
細に説明する。 〔従来技術の詳細な説明〕 ＶＰは科学技術計算のための命令（ベクトル命令）を処
理するベクトルユニット（ＶＵ）と、その他の命令（ス
カシ命令）を処理するスカシユニット（ＳＵ）とを持つ
。 シングルシステムの構成例を第２図に示し、この構成を
ｖＰｌと呼ぶ。 又ＶＵのデータ処理能力５−２倍にした場合の例Ｊ１ζ を第３図に示し、これをＶＦ２と呼が。 第２図のＶＰＩに比べＶＦ２のＶＵのハード量がほぼ２
倍になっている。 ＶＰ１ｆｆ成のＶＰＵ ２台をマルチシステムにした例
をｔ４４図に示し、ｖｐｔ−Ｍと呼ぶ。 次に各構成例におけるプログラムの実行の様子を説明す
る。第５図は８Ｕ、ＶＵ等が命令実行している様子を示
し、■はｖＰｌの場合、■はＶＦ２の場合、■はＶＰ
ｌ−Ｍの場合であり、白はスカシ
１命令の実行時間、ハツチングはベクトル命令の実行時
間を示す。 ＶＰ２では８Ｕの実行時間は変わらないが、ＶＵの実行
時間が＃−分になりている。ＶＰｌ−Ｍでは、ＶＰＵ、
とＶＰＵ、で別々のプログラムを実行している。それぞ
れの実行時間はＶＰｌと同じであるが、ジップのスＪｋ
−プツトが２倍になりでいる。 第６図にＶＵの一般的構成例のブロック図を示ベクトル
命令を制御するユニットで６４１の制御信号により６５
０ＶＥＵの命令実行を制御する。ＶＭＵはベクトル命令
を実行するユニットで、メモリとのデータ転送を行なう
ロードパイプライン（６６０）、ストアパイプライン（
６６１）、およびベクトルデータを保持するＶＲ（ベク
トルレジスタ）６７０を持つ。 さらにＶＲ，からベクトルデータをリードし演Ｘ＋行な
い結果をＶＲ，にライトする命令を実行するために、６
８０のＡＤＤ （加算パイプライン）。 ６８１のＭＵＬＴＩ （乗算パイプライン）、６８２の
ＤＩＶＩＤＨ（除算パイプライン）を持つ。 ひとつのＶＰＵｉＣおいてＭＳＵからの命令のフェッチ
はＳＵで行なう。ＳＵは、スカシ命令を７エツチしたら
ＳＵ内で実行し、ベクトル命令をフェッチしたらＶＵ＋
こ渡す。 ＶＵでの命令＋受けるユニットの回路を第７図に示す。 ７００はスカシユニット、６４０は第６図のＶＣＵであ
る。ベクトル命令は線７０１を通して７１１のＶＦ８Ｅ
Ｌｌレジスタに人力される。ここで７１５のｖｐｓｔｔ
レジスタに命令がなければ、ＶＦｉＭ ａからＶＦＢ１
−Ｌに命令が移動する。ＶＰＳＩ（＋に先行命令が人っ
ているかＶＦＲに先行命令が入っている時はＶＦ ８１
Ｌ カら７１２ （１）ＶＦＲ（命令ハｙ７ア）ＩＣｆ
ｉｆｌ令がバッファノングされる。 先行命令がＶＰ８Ｒからぬける時にＶＦＢに命令が入っ
ていると、ＶＦＲから７１４のセレクタを通って次のタ
イミングＲＶＰＳＩ（、に命令が人力される。以上の制
御は７１３のフェッチコントロール部により行なわれる
◇ ＶＰ８１Ｌは、７１８による命令デコードおよび７１９
による例外チェックを行？ｌ：５ための命令レジ８タシ ７１６のＶＱ８Ｒは７１７による命令発信を制御するπ
めの命令レジスタである。 ７１３は命令フェッチを制御する回路で、ｖＦＢのつま
り具合ＶＰＳＵＬでの命令の有無を見て、ＶＦ’Ｂ。 ＶＰ’ＳＲへの命令の人力、セレクト制御を行なう。 マタ、ＶＦＢ ｆｆ１一杯１Ｃｔｘルト７０２ノＶＵ
Ｆｕｌｌ信号をＳＵに送り、ＳＵからの命令の送出を止
める。 ７１７は７１８から送られるデコード情報及びＶＱＳル
からの情報によってＶＱＲにある命令の命令発信を制御
する。さらに、第６図のＶＦＪＵで実行ざ几ている命令
の１理を行なう。これらの制御は６４１で示されるＶｇ
Ｕへの制御信号により行なわれる。 ＶＰｚ、ＶＰ２．ＶＰｔ−Ｍ 共ｉ第７図の回路は同じ
である。 ＶＰ２では７１７の命令管理部によってコントロールさ
れる命令実行ユニット（第６図の６５０）のハードウェ
アがｒＩＪ２倍でありｌサイクルに処理できるデータ数
が２倍になると考えてよい。 〔問題点を解決するための手段〕 本発明は、ｖＰを例にとれば、１台のＶＵに対して複数
の８０を接続し、ＶＵにいずれかｌ含の８Ｕとの接続を
選択的に行なうことを特よとする。 〔作 用〕 第５図の■において、ＶＵｏとＶＵ、の処理時間はとも
に１１１散的であり、かつ実動率は５０哄程度である。 従ってこれらの処理は１台のＶＵで盛塩可能であること
に注目したものである。 〔発明の実ノー例〕 ベクトルプロセッサを例にとり８Ｕを２台持つマル牛ン
ステム（ＶＰ−ｉ〜１と呼ぶ）について説明する。 構成例を第１図に示す。Ｍ８Ｕ、ＭＣＵ、８Ｕｏ、ＳＵ
。 は＠４図と同じ。 第９図にＶＵのおおまかなブロック図を示す０も ９００．９１０，９２０（９２））はそれぞれ第６図の
ＧＯ’０，６１０，６２０とＭｅもの、９３０のＶＵｆ
）うち９５０は６５０とほぼ同じもの、従りて９６０〜
９８２は６６０〜６８２とほぼ同じものを示す０９５１
は９５０ と同じハードウェアで、ＶＥＵＯ中に６５０
のＶｇＵにくらべて２）１！のハードウェアがあること
を示す。これは、ＶＰ２のＶＢＵと同じである。 次にＶＣＵ ９４０の回路を第１０図に示す。 １０００〜１０１２は第７図の７００〜７０２と同じも
の、ｔた１０３０のＶＦＵｏ、１０４０のｌ”Ｕ、は回
路＃よぴ動作共に基本的にはそれぞれ７１１〜７１９と
同じであり、ＶＦＵＱ、ＶＦＵ、はそれぞれ独立に動作
し、ＳＵｏ、８Ｕ、との命令転送、命令のバッファリン
グ・デコード、例外検出等を行なう。１０３１〜１０３
９および１０４１〜１０４９はそれぞれ７１１〜７１９
の対応する回路とほとんど同じである。 １０５０はＳＵ、から送られたベクトル命令（以後０系
のベクトル命令と呼ぶ）とＳＵ、から送られたベクトル
命令（以後ｌ系のベクトル命令と呼ぶ）のどちらを、Ｉ
Ｕで実行するかを選択する制御を行なう。 １０５２．１０５３のセレクタに送られる１０５１のセ
レクト信号によって１０６１のＶＱ８Ｒと１０６００命
令管理部に人力される情報がθ系かｌ系か４こ切換えら
れる。 １０６０〜１０６２はそれぞれ７１７．７１６，７２０
と同じである。 尚、命令切換コントロール１０５００ロジンクとしては
、初期状態では例えばＯ系を高優先にして右き、以降は
一方の系のベクトル命令が途切れたとき、或いは何らか
の事象によって待ちが生じたときに、他系に切換えるこ
とにより達成される。 次にプログラムの実行の様子を第１１図に示す。 プログラムの例は第５図と同じである。またＶＰＩ−Ｍ
との比較も示す。 ＴｏからＴ、ではＳＵ、、ＳＵ、共にスカラ命令を実行
している。ベクトル命令はない。Ｔ１では８Ｕ、、ＳＵ
、両方からベクトル命令がＶＵに送られ、それぞれＶＦ
Ｕ、、ＶＦ’Ｕ、に人力される。 ここで第１Ｏ図の１０５０によって０系、ｌ系の選択が
行なわれるが、ここではＯ系のプライオリティを高くし
であるのでＴ１からはＯ系のベクトル命令が実行される
。θ系からのベクトル命令のかたまり（命令パケットと
呼ぶンがすべて終了するまで１系のベクトル命令パケッ
トｋＬ％行待ちとなる（ｒｗの期間）。 Ｔ、では０系の最初のパケットが終了し、１０５０１こ
よって命令実行が１系に切換わる。 次にＶＰＩ−Ｍとの比較について述べる。 スカラ命令パケットの実行時間は同じである。ベクトル
命令パケットの実行時間はＶＰ−Ｍの方がＶＰＩ−Ｍの
半分になる。 ｃれは、ＶＰ−ＭノＶ Ｕ ハＶ Ｕ、まｙ：＋ｔＶＵ
、に比べて、ｖＥＵのハードウェアが２倍（ｖＵ、とＶ
Ｕ、を合わせた大きさ）になっているのでデータ処理時
の半分−どなっている。 これ番こより全体の実行時間が
【Ｅだけ短かくなる。
さらにプログラムのスル−プットに注目すると、ｉｓだ
け短かくなり、スルーブツトの比はＬ２− ’１０’ｌ
□’ −ｒｏ’ となる。 この原因をもう少し詳しく解析する。 まずＶＰ−Ｍ、ＶＰ ｌ−Ｍ共にθ系と１系の両方のベ
クトル命令パケットの終了までの時間は同じである。 Ｔｓ−Ｔ、 ＝’ｌ’、’−’ｒ、’ Ｌ、 カＬ、 ＶＰ−ＭではＯ系のパケットはＴ！で終
了しておりこの時間から次のスカラ命令のパケットが実
行できる。 Ｖ Ｐ Ｉ Ｍ テＧｔ Ｔ ＋ ’ 〜Ｔ ！ ’
Ｇｔ Ｏ、％ｌ系共にペクトｊＬｚ命令パケットが実
行され次にＴ、′〜Ｔ、′に共にスカラ命令パケットが
実行される。 つまりＶｌ’ｌ−ＭのＶＵＯおよびＶＵ、の稼動率は５
０躯であるのに対し、ＭＥ’−ＭのＶＵの稼動率は６７
壬でありその外性能がよくなりて（・るのであ次に性能
比較を定量的に行なう。 ひとつのプログラムにおけるベクトル命令パケットの時
間北軍は、ＶＰＩを基本に考えて第１２図のプログラム
で検討する。 第１２図において、λはＶＰＩにおける全パケット中の
ベクトルパケットの処理時間の割合を示し、０〈λくｌ
である。 １）λ≦２／３のときを第１３図に示す。 ＶＰ−Ｍではベクトルパケットの処理時間はＶＰｔの半
分なのでλ／２となる。 よって全パケットの処理時間は、 であり、よって全体のスループットは次のようになる。 この場合、スカラパケットの処理時間よりベクトルパケ
ットの処理時間の方が長くなり、スカラパケットの待ち
時間ｔλを生じる。 、’、ｔ、＝ｔ−λ＋ｔλ−二＝λ となり、全体のスループットは次のようになる。 尚、ＶＰ２のスループットＰは久のようになる。 上Ｍｅ（１１、ｉ２） 、 ｆ３１式１ｃ ヨＱ ＶＰ
Ｉ 、 ＶＰ２ 、 ’ＶＰＩ−Ｍ。 ＶＰ−Ｍの相対スルーブツトを比較すると第１５図のよ
うになる。 蕗１５図カーら汁かるよ５にＶＰ−Ｍのスループットは
２〜３であり、ＶＰＩ−Ｍの２より常に高トが得られる
。 以上は多重処理が行なわれている時である。 矢にひとつのプログラムしか動いていない時にばよい。 よってスループットＰは ＶＰ２は同様に Ｐ＝□・・曲・・・曲面・・−・・・曲・・（５）２−
λ ｖｐｌ−ＩＶＩでは第１１図■においてｌ系だけを考え
ればよいっ よってスループットＰは ｐ＝ｌ ・・・・・・・・・曲・・・・・・・・曲・
・・曲・曲・・＋６１（４１、＋５１ 、１６１Ｅｌｌ
： リｖｐｌ 、ＶＰ２ 、 ＶＰＩ−Ｍ。 ＶＰ−Ｍの相対スループットを比較すると第」６図のよ
うになる。 ＶＰＩ−ＭではＶＰｔ と同じスループットテあるｆ）
Ｓ ＶＰ−Ｍ テ）’１ Ｖ Ｐ ２と同じスルーブツ
トが得られる。特にλが１に近くなる（ベクトル命令パ
ケットの比率が大きくなる）とＶＰＩ−Ｍの２倍のスル
ープットが得られる。 〔発明の効果〕 本発明によるＶＰ−Ｍは、ハードウェア量はＶＰ２に比
べて、ｖＣＵが第１Ｏ図に示したようにＶＦ’Ｕ。 および命令切換のための回路１０５０〜ｌ０５３０分だ
け多くなり、ＶＰＩ−Ｍとほぼ同じになるが、例えばＶ
Ｕ全全体ひとつのプリント板に入るような場合は影響は
ほとんど表われない。 ところが性能面では第１５図に示したように、プログラ
ムを多遭処哩した場合のスルーブツトは、ＶＰ２に比べ
て平均的にほぼ２倍であり、ＶＰＩ−ＭＪご比べても１
〜】、５倍となる。 また、プログラムがひとつしか動いていない時では、Ｖ
ＰＩ−ＭではＶＰｔ と同じスループットになってし
まうが、ＶＰ−Ｍでは悪い時でも、ＶＰ２と同じスルー
ブツトが得られる。 さらに上記の比較例ではＶＰ −ＭのＶ［ＪはＶＰｌ−
ＭのＶＵの２倍の能力にした場合で考えたが、これは必
らずしも必要ではない。ＶＰＩ と同じＶＵを用いた場
合には、ＶＰＩ−Ｍと同じスループットが、より少ない
ハードウェア（ＶＴ’８Ｕの１台分が不要となる）で得
られることになる。 な・口血のｉ＋１ｆｌｔ＋糧デ゛９＋１第１図は本発明
の一実施例概略ブロック図、第２図ないし第４図は従来
例の概略ブロック図図を示す。 第５図は第２図ないし第４図の従来例の処理時間を比較
した図、 第６図は従来例（こεけるＶＵのブロック図、第７図は
従来例におけるＶＣＵのブロック図、第８図はベクトル
処理高速化の効果を示す図、第９図は第１図の本発明の
一実施例に６けるｖＵのブロック図１ 第１ｏ図は第９図の一実施例のＶＣＵのブロック図、 第１１図は第１図の例と第４図の例との処理時間の比較
を示す図、 第１２図は比較の１−１５と−する命令データを示す図
、 を示す図、 第１４図はλ≧−のときのＶＰ−４１の処理時間を示す
図、 第１５図は多重処理時のスループット比較グラフ、 第１６図は単独処理時のスループット比較グラフである
。 ｔａ１図１図１−て、Ｍ８Ｕは主記憶ユ二ッ）、ＭＣＵ
は記憶制御ユニット、ＶＰＵはベクトルプロセッサユニ
ット、ｖＵはベクトルユニツ）、ＳＵｏ〜１はスルーブ
ツトである。 ；’ニー”’” 代理人 弁理士 松 岡 宏四部 ′５．工・ ： 参発日月の一策方巳例お禿叫トアロ・１７図第 １ 図 １芝釆佇１１（ＶＰｆ）の狽Ｉ与７℃７７図易 ２ 図 従来例（１／Ｐ２）の機断トブロッ７図第３図 イｚ米ｒＪ （ＶＦＩＪ’ｌ）ｆ）Ｍｔ、Ｗｐ７ＣＩツ
７図茅 躬１図のＶＵの７゛ロ一ノア図 第９図 比較の基環とする俗μ餉ザータ 築ｎ２図 入≦署のときのＶＰ−Ｍの／Ｉ！Ｘ工引博藺ＩＦ１７３
図 入２号のとでのｖｐ−Ｍの処理１４県 第１４図 Ｐ（ＶＰＩにｊど（ｒ： 柑苅スループ／トンキ スルーアットの匡較τラフ（ル１１見理將）第１５図
け短かくなり、スルーブツトの比はＬ２− ’１０’ｌ
□’ −ｒｏ’ となる。 この原因をもう少し詳しく解析する。 まずＶＰ−Ｍ、ＶＰ ｌ−Ｍ共にθ系と１系の両方のベ
クトル命令パケットの終了までの時間は同じである。 Ｔｓ−Ｔ、 ＝’ｌ’、’−’ｒ、’ Ｌ、 カＬ、 ＶＰ−ＭではＯ系のパケットはＴ！で終
了しておりこの時間から次のスカラ命令のパケットが実
行できる。 Ｖ Ｐ Ｉ Ｍ テＧｔ Ｔ ＋ ’ 〜Ｔ ！ ’
Ｇｔ Ｏ、％ｌ系共にペクトｊＬｚ命令パケットが実
行され次にＴ、′〜Ｔ、′に共にスカラ命令パケットが
実行される。 つまりＶｌ’ｌ−ＭのＶＵＯおよびＶＵ、の稼動率は５
０躯であるのに対し、ＭＥ’−ＭのＶＵの稼動率は６７
壬でありその外性能がよくなりて（・るのであ次に性能
比較を定量的に行なう。 ひとつのプログラムにおけるベクトル命令パケットの時
間北軍は、ＶＰＩを基本に考えて第１２図のプログラム
で検討する。 第１２図において、λはＶＰＩにおける全パケット中の
ベクトルパケットの処理時間の割合を示し、０〈λくｌ
である。 １）λ≦２／３のときを第１３図に示す。 ＶＰ−Ｍではベクトルパケットの処理時間はＶＰｔの半
分なのでλ／２となる。 よって全パケットの処理時間は、 であり、よって全体のスループットは次のようになる。 この場合、スカラパケットの処理時間よりベクトルパケ
ットの処理時間の方が長くなり、スカラパケットの待ち
時間ｔλを生じる。 、’、ｔ、＝ｔ−λ＋ｔλ−二＝λ となり、全体のスループットは次のようになる。 尚、ＶＰ２のスループットＰは久のようになる。 上Ｍｅ（１１、ｉ２） 、 ｆ３１式１ｃ ヨＱ ＶＰ
Ｉ 、 ＶＰ２ 、 ’ＶＰＩ−Ｍ。 ＶＰ−Ｍの相対スルーブツトを比較すると第１５図のよ
うになる。 蕗１５図カーら汁かるよ５にＶＰ−Ｍのスループットは
２〜３であり、ＶＰＩ−Ｍの２より常に高トが得られる
。 以上は多重処理が行なわれている時である。 矢にひとつのプログラムしか動いていない時にばよい。 よってスループットＰは ＶＰ２は同様に Ｐ＝□・・曲・・・曲面・・−・・・曲・・（５）２−
λ ｖｐｌ−ＩＶＩでは第１１図■においてｌ系だけを考え
ればよいっ よってスループットＰは ｐ＝ｌ ・・・・・・・・・曲・・・・・・・・曲・
・・曲・曲・・＋６１（４１、＋５１ 、１６１Ｅｌｌ
： リｖｐｌ 、ＶＰ２ 、 ＶＰＩ−Ｍ。 ＶＰ−Ｍの相対スループットを比較すると第」６図のよ
うになる。 ＶＰＩ−ＭではＶＰｔ と同じスループットテあるｆ）
Ｓ ＶＰ−Ｍ テ）’１ Ｖ Ｐ ２と同じスルーブツ
トが得られる。特にλが１に近くなる（ベクトル命令パ
ケットの比率が大きくなる）とＶＰＩ−Ｍの２倍のスル
ープットが得られる。 〔発明の効果〕 本発明によるＶＰ−Ｍは、ハードウェア量はＶＰ２に比
べて、ｖＣＵが第１Ｏ図に示したようにＶＦ’Ｕ。 および命令切換のための回路１０５０〜ｌ０５３０分だ
け多くなり、ＶＰＩ−Ｍとほぼ同じになるが、例えばＶ
Ｕ全全体ひとつのプリント板に入るような場合は影響は
ほとんど表われない。 ところが性能面では第１５図に示したように、プログラ
ムを多遭処哩した場合のスルーブツトは、ＶＰ２に比べ
て平均的にほぼ２倍であり、ＶＰＩ−ＭＪご比べても１
〜】、５倍となる。 また、プログラムがひとつしか動いていない時では、Ｖ
ＰＩ−ＭではＶＰｔ と同じスループットになってし
まうが、ＶＰ−Ｍでは悪い時でも、ＶＰ２と同じスルー
ブツトが得られる。 さらに上記の比較例ではＶＰ −ＭのＶ［ＪはＶＰｌ−
ＭのＶＵの２倍の能力にした場合で考えたが、これは必
らずしも必要ではない。ＶＰＩ と同じＶＵを用いた場
合には、ＶＰＩ−Ｍと同じスループットが、より少ない
ハードウェア（ＶＴ’８Ｕの１台分が不要となる）で得
られることになる。 な・口血のｉ＋１ｆｌｔ＋糧デ゛９＋１第１図は本発明
の一実施例概略ブロック図、第２図ないし第４図は従来
例の概略ブロック図図を示す。 第５図は第２図ないし第４図の従来例の処理時間を比較
した図、 第６図は従来例（こεけるＶＵのブロック図、第７図は
従来例におけるＶＣＵのブロック図、第８図はベクトル
処理高速化の効果を示す図、第９図は第１図の本発明の
一実施例に６けるｖＵのブロック図１ 第１ｏ図は第９図の一実施例のＶＣＵのブロック図、 第１１図は第１図の例と第４図の例との処理時間の比較
を示す図、 第１２図は比較の１−１５と−する命令データを示す図
、 を示す図、 第１４図はλ≧−のときのＶＰ−４１の処理時間を示す
図、 第１５図は多重処理時のスループット比較グラフ、 第１６図は単独処理時のスループット比較グラフである
。 ｔａ１図１図１−て、Ｍ８Ｕは主記憶ユ二ッ）、ＭＣＵ
は記憶制御ユニット、ＶＰＵはベクトルプロセッサユニ
ット、ｖＵはベクトルユニツ）、ＳＵｏ〜１はスルーブ
ツトである。 ；’ニー”’” 代理人 弁理士 松 岡 宏四部 ′５．工・ ： 参発日月の一策方巳例お禿叫トアロ・１７図第 １ 図 １芝釆佇１１（ＶＰｆ）の狽Ｉ与７℃７７図易 ２ 図 従来例（１／Ｐ２）の機断トブロッ７図第３図 イｚ米ｒＪ （ＶＦＩＪ’ｌ）ｆ）Ｍｔ、Ｗｐ７ＣＩツ
７図茅 躬１図のＶＵの７゛ロ一ノア図 第９図 比較の基環とする俗μ餉ザータ 築ｎ２図 入≦署のときのＶＰ−Ｍの／Ｉ！Ｘ工引博藺ＩＦ１７３
図 入２号のとでのｖｐ−Ｍの処理１４県 第１４図 Ｐ（ＶＰＩにｊど（ｒ： 柑苅スループ／トンキ スルーアットの匡較τラフ（ル１１見理將）第１５図
Claims (3)
- （１）夫々独立に動作し、互いに異なる種類の命令を処
理する第１種及び第２種のプロセッサを含むマルチプロ
セッサシステムであって、上記第２種のプロセッサは複
数の上記第１種プロセッサとのインタフェースを有し、
その複数のインタフェースの中の１つを適宜切換選択し
て、該インタフェースに対応する第１種のプロセッサよ
り該第２種のプロセッサで処理すべき命令を受取って処
理することを特徴とするマルチプロセッサシステム。 - （２）上記第１種のプロセッサはスカラ命令を処理する
スカラプロセッサ、上記第２種のプロセッサはベクトル
命令を処理するベクトルプロセッサであることを特徴と
する特許請求の範囲第（１）項記載のマルチプロセッサ
システム。 - （３）上記インタフェースの切換選択は、現に選択され
ている第１種のプロセッサから受取った命令の該第２種
のプロセッサにおける処理に中断を生じたとき、他の第
１種のプロセッサに切換選択されることを特徴とする特
許請求の範囲第（１）項又は第（２）項記載のマルチプ
ロセッサシステム。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252950A JPS61131169A (ja) | 1984-11-30 | 1984-11-30 | マルチプロセツサシステム |
| AU50454/85A AU557807B2 (en) | 1984-11-30 | 1985-11-28 | Multiprocessor system |
| KR1019850008891A KR900001999B1 (ko) | 1984-11-30 | 1985-11-28 | 멀티프로세서 시스템(multiprocessor system) |
| BR8506010A BR8506010A (pt) | 1984-11-30 | 1985-11-29 | Sistema multiprocessador |
| EP85308697A EP0183560B1 (en) | 1984-11-30 | 1985-11-29 | A multiprocessor system |
| DE8585308697T DE3579121D1 (de) | 1984-11-30 | 1985-11-29 | Multiprozessorsystem. |
| ES549455A ES8800769A1 (es) | 1984-11-30 | 1985-11-29 | Sistema de procesador multiple |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252950A JPS61131169A (ja) | 1984-11-30 | 1984-11-30 | マルチプロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131169A true JPS61131169A (ja) | 1986-06-18 |
Family
ID=17244414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252950A Pending JPS61131169A (ja) | 1984-11-30 | 1984-11-30 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169572A (ja) * | 1987-12-24 | 1989-07-04 | Fujitsu Ltd | 命令発信制御方式 |
| US5530881A (en) * | 1991-06-06 | 1996-06-25 | Hitachi, Ltd. | Vector processing apparatus for processing different instruction set architectures corresponding to mingled-type programs and separate-type programs |
| JP2008040614A (ja) * | 2006-08-02 | 2008-02-21 | Fuji Syst Kiki Kk | 画像処理装置、画像処理システム及び画像処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947668A (ja) * | 1982-09-03 | 1984-03-17 | Hitachi Ltd | 情報処理装置 |
| JPS59106075A (ja) * | 1982-12-10 | 1984-06-19 | Hitachi Ltd | デ−タ処理システム |
-
1984
- 1984-11-30 JP JP59252950A patent/JPS61131169A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947668A (ja) * | 1982-09-03 | 1984-03-17 | Hitachi Ltd | 情報処理装置 |
| JPS59106075A (ja) * | 1982-12-10 | 1984-06-19 | Hitachi Ltd | デ−タ処理システム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01169572A (ja) * | 1987-12-24 | 1989-07-04 | Fujitsu Ltd | 命令発信制御方式 |
| US5530881A (en) * | 1991-06-06 | 1996-06-25 | Hitachi, Ltd. | Vector processing apparatus for processing different instruction set architectures corresponding to mingled-type programs and separate-type programs |
| JP2008040614A (ja) * | 2006-08-02 | 2008-02-21 | Fuji Syst Kiki Kk | 画像処理装置、画像処理システム及び画像処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4574345A (en) | Multiprocessor computer system utilizing a tapped delay line instruction bus | |
| US6219775B1 (en) | Massively parallel computer including auxiliary vector processor | |
| JPH0650493B2 (ja) | データ処理装置 | |
| JPS6224366A (ja) | ベクトル処理装置 | |
| JPH0463430B2 (ja) | ||
| JPH06105460B2 (ja) | マルチプロセッサのプロセッサ切換え装置 | |
| JPH04336378A (ja) | 情報処理装置 | |
| JPS61131169A (ja) | マルチプロセツサシステム | |
| KR19990072432A (ko) | 우선순위를가진인터럽트제어기능을구비한정보처리방법및정보처리장치 | |
| JPH0282343A (ja) | マルチプロセッサシステムの割込処理方式 | |
| JP2001249807A (ja) | データ処理装置 | |
| US5465369A (en) | Network structure for parallel software processing | |
| US7404048B2 (en) | Inter-cluster communication module using the memory access network | |
| JPH05189232A (ja) | 自動化装置およびその作動方法 | |
| CN109948785B (zh) | 一种高效的神经网络电路系统和方法 | |
| KR900001999B1 (ko) | 멀티프로세서 시스템(multiprocessor system) | |
| JPH01271840A (ja) | マイクロコンピュータ | |
| JPS60252954A (ja) | プログラム制御回路 | |
| JPS6259829B2 (ja) | ||
| JPS63141131A (ja) | パイプライン制御方式 | |
| JPH0233663A (ja) | マシンチェック処理方法および装置 | |
| CN117369876A (zh) | 一种基于多核和资源复用的向量处理器 | |
| JPS6240737B2 (ja) | ||
| CN117093263A (zh) | 处理器、芯片、板卡及方法 | |
| JPS60205647A (ja) | デ−タ処理装置 |