JPS61129988A - ビデオ信号源切換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は画像の表示を行うビデオ処理段に接続し得る少
なくとも３個のビデオ信号源をテレビジョン受像機で迅
速に切換えるに当り、少なくとも２個の縦続接続された
切換スイッチを具え、第１切換スイッチを前記ビデオ処
理段に接続し、第２切換スイッチを第１切換スイッチに
接続し、その切換作動を複数個の制御信号により制御す
るようにしたビデオ信号源切換回路に関するものである
。

この種の回路は、テレビジョン受像機のスクリーン上に
ビデ尤画（ｆｌを一形成する信号源を選択するために用
いる。

テレビジョン受像機自体の復調段の出力を形成する内部
主信号源の他に、テレビジョン受像機には外部周辺装置
により構成する第２補助信号源、特にマグネットスコー
プを接続することができ、このマグネットスコープには
周辺装置への接続用の特定のソケット、いわゆるペリテ
レビジョンソケットを設け、その端子を切換スイッチを
経てテレビジョン受像機のビデオ処理段に接続し得るよ
うにする。

かかるソケットに必要なスイッチング作動を行う回路は
ヨーロッパ特許出願第４６１０８号明細書に記載されて
いる。この回路では特に切換スイッチの制御を行うため
にペリテレビジョンソケットの端子に制御信号を供給す
るようにしている。

この制御信号が存在しない場合に特定の“オーディオビ
ジュアル”釦を押圧しないと、切換スイッチは内部信号
源を選択する位置にある。

又、信号源として複数の第３信号源もある。例えばアン
ティオープとして既知のマガジンの頁を伝送する処理も
第３ビデオ信号源である。同様に数値符号化方法によっ
ても例えばサブタイトルを伝送することができる。

この第３信号源は、一般にテレビジョン受像機の内部補
助信号源を形成するデコーダによって構成し、この補助
信号源を他の２つの信号源とは無関係に選択し得るよう
にする。これがため３方向に切換え得る切換スイッチが
必要となる。

これら２個の信号源を同時に用いて差込み図を形成し得
るようにする。即ち一方の信号源から到来する文字数字
記号を他方の信号源から到来する画像に挿入する。この
目的のため、任意瞬時に、主画像を、ライン走査中割込
んで表示すべき任意のキャラクタエレメントと置換し、
その後画像を通常の手段で次のキャラクタエレメントま
で継続する。

この場合には極めて迅速なスイッチング回路を必要とす
る。その理由は、幅が画像の全幅の百分の−のキャラク
タエレメントの持続時間が多くともほぼ０．５　μＳで
あるからである。

これがため高速スイッチング回路が必要となる。

かかる高速３連電子切換スイッチは２個の高速２連切換
スイッチを縦続接続することにより得ることができる。

この場合黒レベル整合回路をこれら切換スイッチの各々
に関連させて数個の信号源の黒レベルが確実に同一とな
るようにする。

このスイッチアセンブリは比較的複雑且つ高価である。

本発明の目的はかかる切換スイッチの一部分を簡単に構
成し、これにより価格を低廉化し得るようにしたビデオ
信号源切換回路を提供せんとするにある。内部信号源（
ペリテレビジョンソケット）及び内部補助信号源は同時
に使用せず、しかも２個の割込み器を直列に配設する場
合には両スイッチのうちの高速切換スイッチによってス
イッチアセンブリのスイッチング比を規定し低速スイッ
チが高速スイッチの作動前に閉成し、且つ作動後に開放
し得るようにする。これがため、本発明によって全部の
信号源に共通に用いられる高速切換スイッチを使用し且
つ高速切換スイッチよりも廉価な低速切換スイッチを用
いて補助信号源間の選択を行い得るようにする。従って
この低速切換スイッチを特定の手段で制御する必要があ
る。

本発明は、画像の表示を行うビデオ処理段に接続し得る
少なくとも３個のビデオ信号源をテレビジョン受像機で
迅速に切換える回路であって、少なくとも２個の縦続接
続された切換スイッチを具え、第１切換スイッチを前記
ビデオ処理段に接続し、第２切換スイッチを第１切換ス
イッチに接続し、その切換作動を複数個の制御信号によ
り制御するようにしたものにおいて、前記ビデオ処理段
に間接的に接続された切換スイッチを低速切換型とし、
切換スイッチの制御信号通路にタイミング回路を設け、
これにより前記制御信号を少なくとも１フィールド周期
中保持するようにしたことを特徴とする。

タイミング回路は抵抗−容量アナログ回路を具えるのが
有利であり、これにより個別の構成素子を用いる際構成
を簡単にする。

標準集積回路又は完全に集積化された構体に対しては、
タイミング回路は、フィールドパルスにより及び低速切
換スイッチ用の制御信号により作動して少なくとも１フ
ィールド周期に亘り制御信号を保持する論理回路を具え
るのが有利である。

図面につき本発明の詳細な説明する。

第１図に示す本発明回路においては空中線１０を受信素
子１に接続し、これにより第１信号源（主内部信号源）
を構成すると共に画像の３色成分、即ち赤（Ｒ）、緑（
Ｇ）及び青（Ｂ）色成分を発生する。

マグネットスコープ、ビテオゲーム、ビデオディスクリ
ーグ等のような第２信号源（補助外部信号源−図示せず
）をペリテレビジョンソケット３により接続し得るよう
にする。

空中線信号が供給され、受信素子１から取出される符号
化信号を導線１１を経て受信するデコーダ２によって第
３画像信号源（補助内部信号源）を構成する。このデコ
ーダを例えば“アンテイオープ”または“テレテキスト
”とする。

これら３個の信号源から到来する画像をビデオ処理段４
に供給し、これにより陰極線管１５のスクリーンに画像
の表示を行い得るようにする。

本発明回路には２個の縦続接続の切換スイッチを設け、
これにより画像の径路選択及び画像の選択を行い得るよ
うにする。ビデオ処理段４の入力端に直接接続した第１
切換スイッチ５によって２つの信号源間で何れかを選択
し得るようにする。

即ち内部主信号源１又はその他の信号源の何れかの信号
源によって情報を遅延する。画像に差込みを行うこの高
速切換スイッチは、赤色チャンネルに対しては高速アナ
ログゲート５１Ａ、５１Ｂ　、緑色チャンネルに対して
は５２Ａ、　５２Ｂ及び青色チャンネルに対しては５３
Ａ、　５３Ｂを用いて形成し、これにより２チヤンネル
３連切換スイッチを構成する。

１つの色当り一方のゲート、例えば符号Ａで示されるゲ
ートを開放して主信号源１を選択し、且つ他方のゲート
、例えば符号Ｂで示されるゲートを閉成する。この作動
は、符号Ｂで示されるゲートを導線１２を経て供給され
る信号によって共に制御し、且つインバータ１３によっ
て反転信号を発生し、これを導線１４を経て符号Ａで示
されるゲートに供給することにより達成される。各チャ
ンネルの各導体Ｒ，Ｇ、Ｂは既知の黒レベル整合回路（
説明の便宜上図示せず）に接続する。実際上切換スイッ
チ及びその附属回路は例えば回路ＴＤＡ３５６０（フィ
リップス社製）のような集積化されたカラ−デコーディ
ング回路に含まれている。この回路の英文仕様書にはこ
の切換スイッチを具えるブロックを’ＤＡＴＡ　ｌＮ５
ＥＲＴＩＯＮ（データインサージョン）′″で示してい
る。

第２の３連切換スイッチ６は３線式導体旧Ｒ，４］、Ｇ
。

４．１Ｂを経て第１切換スイッチに接続する。このスイ
ッチの作動は導線２２を経て供給される信号によって制
御する。この切換スイッチ６によって外部信号源からソ
ケット３を経て供給される画像と、デコーダ２から供給
される画像との選択を行い得るようにする。この切換ス
イッチを接点間の切換を行う切換アーム６１．６２．６
３で記号的に表わすが、実際にはこのスイッチ６は電子
切換スイッチとする。

この追加の切換スイッチを低速スイッチング型とするの
が有利である。即ちＭＯ３回路のような小電力消費型の
低価格回路からかかるスイッチを選択しｉ尋るようにす
るのが好適である。スイッチング時間が先験的に長すぎ
て細密なキャラクタの差込みを行い得ない場合でも、切
換スイッチ６を２チヤンネル３連切換スイッチとし辱る
回路ＨＥＦ４０５３（フィリップス社製）により構成す
るのが好適である。細密キャラクタの差込みは、この切
換スイッチ６の制御信号通路にタイミング回路９を設け
、これにより少なくとも１フィールド周期に亘り、制御
信号を保持することにより行うことができる。

信号源から到来する画像を供給する必要がある場合には
多数の連続フィールド中の各フィールドに少なくとも１
回制御信号を発生させて肉眼で感知するに充分な長さの
遅延時間が得られるようにする。この信号を、少なくと
も１周期に亘り、即ち次のフィールドに再び現れるまで
保持する場合には、合成信号は、画像を表示する必要が
あり、且つ低速切換スイッチを表示期間中のみ１回付勢
する限り連続的とな□る。これがためスイッチは所望の
位置に到達するに充分な時間を有するようになる。この
スイッチがその所望位置に到達する前に数フイールド周
期を必要とする場合でも情報を繰返すため、何等不所望
な事態は生じない。速度に対し必要とすることは所望の
位置が肉眼で感知し得ない時間周期に到達する必要があ
る点だけである。

補助信号源は、これらが表示すべき画像を有する場合に
信号を伝送するだけである。即ち信号が完全に存在しな
い場合には内部主信号源を選択する。

補助ペリテレビジョンソケット３から到来する制御信号
を導線７を経て供給し、デコーダ２から到来する制御信
号を導線８を経て供給する。これろ両導線７．８をＯＲ
ゲート４０に接続し、その出力端子を導線１２を経て切
換スイッチ５に接続する。

信号源３又は２の少なくとも一方が作動している場合に
は導線、１２の高レベル信号によってゲート５１Ｂ。

５２Ｂ及び５３Ｂを開放すると共に切換スイ・ノチ６か
らの画像信号を導体４１を経てビデオ処理回路４に供給
する。信号源２又は３の何れもが不作動状態にある場合
には導線１２の低レベル信号によってゲ−ト５１Ａ、　
５２Ａ及び５３Ａを開放すると共に主は号源１からの画
像信号をビデオ処理回路４に供給する。

第２図は、関連する制御信号、即ち導線７からの信号を
少なくとも１フィールド周期に亘り保持する論理回路に
より構成されたタイミング回路９を示す。この回路９に
よって受信素子１（第１図）の導線１６に接続された端
子１６′に供給するフィールドパルス及びソケット３の
導線７に接続された端子７′に供給する制御信号を発生
し、幅狭制御信号が端子７′で１フイールド中に少なく
とも１回検出される際にこの制御信号が出力導線２２に
次のフィールドの終端まで保持されるようにする。

第２図のタイミング回路９の信号を第４Ａ〜４Ｇ図に示
す。信号へをタイミング回路９の端子１６′のフィール
ド信号とする。これらパルス１言号の各々によって双安
定トリガ回路１８（エフレス　ジヨルタン又はマスター
　スレーブ）の状態を変化し、その２つの出力の各々を
１フイールド中は高レベル状態に１次いで次のフィール
ド中は低レベル状態に交互に変換し１尋るようにする。

これら出力端子からの信号は容量−抵抗回路で微分され
第４８及び４０図に示すように２フィールド帰線期間中
に１個のパルスが夫々発生する。これらパルスＢ及びＣ
を双安定トリガ回路Ｒ３２０及びＲ３２１の夫々の一方
の入力端子に供給し、これら双安定トリガ回路の各々の
他方の入力端子を端子７′に接続し、この端子７′に第
４Ｄ図に示す制御信号を供給する。本例ではこの信号り
を４フイールド中のみ示しこれにより作動モードを説明
する。実際上この信号は４フィールド以上のフィールド
に亘り存在する。先ず最初、信号が供給されると双安定
トリガ回路１９及び２０の出力Ｅ及びＦは高レベル状態
となる。双安定トリガ回路１９はパルスＣが供給される
と零値（信号Ｅ）となり、次に制御信号りが供給される
と高レベル゛１”となる。双安定トリガ２０は次のフィ
ールド信号により零値（信号Ｆ）となり、次いで次の制
御信号りにより高レベル゛′１″となる。制御信号りが
更に到来しなくなると、双安定トリガ回路２０は次の信
号已により零値（信号Ｆ）となり、双安定トリガ回路１
９は次の信号Ｃにより零値（信号Ｅ）となる。その後こ
れら双安定トリガ回路は制御信号りが到来しない限り零
値を保持する。両駅安定トリガ回路１９及び２０の出力
をＯＲ回路２１に供給して端子２２′に出力信号Ｇを発
生し得るようにする。この出力信号Ｇは最初の制御信号
りに応答して高レベル状態となると共に最後の制御信号
りの到来後生なくとも１フィールド周期中高レベル状態
に保持される。

タイミング回路として他の論理回路を用いることができ
、この場合も同様の結果を得ることができる。この他の
論理回路の一例を第３図に示す。

本例ではフィールド信号を端子１６′に供給してフィー
ルド計数器３３の入力端子ｃｐを付勢し、これによりフ
ィールドの計数を行う。この計数器は少なくとも２まで
の計数を行い、計数値がその最大計数値、本例では２、
に到達するとその出力端子０に重みが２の信号を発生し
、この出力信号を双安定フリップ−フロップＲ−３３４
の入力端に供給してこのフリップ−フロップを零値にリ
セットする。

導線７の制御信号りを、端子７′を経て計数器３３のリ
セット零端子Ｒに供給すると共に双安定トリガ回路Ｆ−
３３４の他方の入力端子に供給してこのトリガ回路３４
を高レベル状態にリセットする。制御信号りが供給され
ない場合には双安定トリガ回路３４は２フイールドの終
端で零値（低レベル状態）にリセットされ、その後零値
を保持する。制御信号りが供給されると、双安定トリガ
回路３４は高レベル状態に変化して計数器３３を零値に
リセットする。制御信号りがフィールド毎に少なくとも
１回存在する限り、計数器３３は各フィールド毎に零値
にリセットされる。制御信号りが供給されなくなると、
計数器は２フイールドを計数した後、双安定トリガ回路
３４を零値にリセットするため、本例においても第２図
に示すタイミング回路と同様の効果を得ることができる
。

或いは又、アナログ回路、例えば制御パルスにより付勢
された既知の単安定回路に基づく回路を用いてタイミン
グを行うこともできる。その特に好適な回路の例を第５
図に示す。本例ではタイミング回路９は時定数を有する
抵抗−容量アナログ回路２５．２６を具える。

更にタイミング回路には電子なだれ半導体アセンブリ、
本例では２個の相補型トランジスタ２３゜２４ヲ設ケ、
一方のトランジスタのコレクタを抵抗を経て他方のトラ
ンジスタのベースに接続し、他方のトランジスタのコレ
クタを抵抗を経て一方のトランジスタのベースに接続す
る。導線７の正の制御信号を端子７′からＮＰＮ型のト
ランジスタ２３のベースに供給してこのトランジスタを
導通状態とし、これによりＰＮＰ型トランジスタ２４を
も導通状態にし、その後、トランジスタ２３のエミッタ
に接続された端子１６′に正のフィールド信号が供給さ
れてこのトランジスタ２３従って関連するトランジスタ
２４をも遮断状態にするまで電子なだれ半導体アセンブ
リは導通状態に保持される。このアセンブリには時定数
を有する回路２５．２６を直列に接続し、この時定数を
１フィールド周期に等しいかこれよりも大きくする。ト
ランジスタ２４のエミッタと時定数回路との接続点４２
をトランジスタ３１のベースに接続し、トランジスタ３
１のエミッタを分圧ブリッジ３８．３９　に接続し、こ
れにより供給電圧■と、電子なだれ半導体アセンブリが
導通状態にある際の接続点４２の電子との中間の電圧を
発生し得るようにする。後者の電圧は抵抗−容量回路２
５、２６に並列に接続されたツェナーダイオード３２に
より一定とする。この半導体アセンブリに電流が流れる
と、トランジスタ３１が導通状態となり、端子３０に現
れるそのコレクタ電流によって切換スイッチ６を制御す
る。ここに云う回路の時定数とは、トランジスタ２３．
２４が遮断状態となる際、接続点４２の電圧がトランジ
スタ３１を非導通とするに充分な値に増大するに要する
時間を意味するものとする。この時間は１フィールド周
期に等しいかこれよりも長くする必要がある。

トランジスタ２４のエミッタ及びベース間に抵抗２７　
ヲ接Ｈしてトランジスタ２３のコレクタ電流を増大させ
るようにする。トランジスタ２３のベースの電流通路に
設けた直列接続の抵抗２９及び３６を限流器として用い
る。トランジスタ２３のエミッタに直列に設けたダイオ
ード３７によって、端子１６′のフィールドパルスの正
の値が著しく大きくなる際に電流の方向が変化するのを
防止する。

上述した回路の回路素子の値を以下に示す（直とする際
に上記回路は満足に作動する。

Ｔ２３　　ＢＣ５４８Ｒ２９２，２Ｋ Ｔ２４　　ＢＣ５５８Ｔａ２　　　ＢＣ５５８Ｒ２５２
２Ｋ　　　　　Ｒ３５３，３ｋＣ２６２，２μＦ　　　
Ｒ３６３，３に０３７　　１Ｎ　４１４０ Ｒ２７４，７Ｋ　　　　Ｒ３８３，３ＫＲ２８３３Ｋ　
　　　Ｒ３９３３に この時定数は、例えば抵抗３９の値を変更することによ
ってトランジスタ３１のスレシホルド電圧を変化させる
ことにより極めて容易に調整することができる。タイミ
ング周期は、これが充分な長さであるとしても臨界的と
しないほうがよい。或いは又、第３図に示す例において
、計数器の容量が変化する状態で、フィールド周波数以
外の周波数を計数することによりタイミング周期の持続
幅を得ることもできる。装置の作動の一般的なモードに
関しては、例えばソケット３からの画像を主画像に差込
む必要がある場合、ソケット３からの画像信号はタイミ
ング回路９と相俟って切換スイッチ６により常時選択す
るが、それにもかかわらず、差し込み作動を制御する幅
狭信号は遅延なく導線７からゲート４０を経て第１高速
切換スイッチ５に到達し、この高速切換スイッチ５によ
って差込みを行うようにする。上述した作動が、いわゆ
る高速スイッチング作動である。この場合には音声スイ
ッチングは考慮しない。その理由はこの音声スイッチン
グ作動が高速スイッチング作動により影響されないから
である。これら２種類のスイッチングタイプには個別の
問題が発生し、従って音声にも作用する゛′低低速スス
イッチング信号べりテレビジョンソケット３のピン８（
図示せず）に現われ、本例で使用される″高速″スイッ
チング信号はピン１６に現われる。これらピンの数８及
び１６は標準ソケットに関連するものであり、本発明の
実施例の図面には示さない。

上述した半導体アセンブリは、切換えるべき２つ以上の
補助信号源と共に用いるように変更することができる。

例えば主信号源の他に、４個の信号源、即ち上述の例の
場合よりも２個多い信号源から所望の信号源を選択する
ためには、デュアル４チヤンネル切換スイッチであるＨ
ＥＦ４０型の回路を切換スイッチ６に対して用いること
ができる。カラーチャンネルは３個であるため１細手の
回路を用いる必要がある。その理由は各回路が唯１個の
デュアル切換スイッチを具えているからである。従って
第１図のゲート４０には４個の入力端子を設ける必要が
ある。その理由は４種類の個別の制御信号が存在し、そ
のうちの３種類の制御信号が夫々タイミング回路を流れ
るからである。例えば第３図の回路を用いる場合にはフ
ィールド計数器３３を共通に用いることができ、この場
合そのリセット零人力信号をＯＲゲートを経て供給し、
このＯＲゲートの入力端子にこれら３種類の制御信号の
１つを供給し得るようにする。従って３個の双安定トリ
ガ回路Ｒ−３３４を設け、その各々のＳ入力端子に制御
信号を供給し、全部のＲ入力端子を計数器３３の出力端
子Ｏに接続する。この場合には３個の双安定トリガ回路
Ｒ−３の１個の出力が高レベル状態となることによって
関連するチャンネルを４チヤンネル切換スイッチ５によ
り選択する必要があり、３個の双安定トリガ回路の全部
が低レベル状態にある際に４個のチャンネルを選択する
ことを意味する。又３個の関連する信号源に対し論理優
先システムを容易に適用し、これにより複数の信号源を
同時に付勢する必要がある場合に装置の作動を改善する
ことができる。

【図面の簡単な説明】

第１図は本発明回路を具えるテレビジョン受像機の構成
を示す概略回路図、 第２図は第１図のタイミング回路の一例を示すブロック
回路図、 第３図は同じくタイミング回路の第２例を示すブロック
回路図、 第４図は第２図のタイミング回路の種々の個所の信号を
示す波形図、 第５図は第１図のタイミング回路の第３例を示す回路図
である。 １・・・受信素子　　　　　２・・・デコーダ３・・・
ペリテレビジョンソケット ４・・・ビデオ処理段　　　５・・・第１切換スイ・７
チ６・・・第２切換スイッチ ７、８．１１．１２．１４．１６．２２・・・導線？’
、１６’、２２’、３９・・・端子９・・・タイミング
回路 １０・・・空中線　　　　　　１３・・・反転器１５・
・・陰極線管 １ｇ、　１９．２０・・・双安定トリガ回路２１．４０
・・・ＯＲ回路 ２３、２４．３１・・・トランジスタ ２５、２７．２８．２９．３５．３６．３８．３９・・
・抵抗２６・・・コンデンサ ３２・・・ツェナーダイオード ３３・・・フィールド計数器 ３４・・・双安定フリップ−フロップ ３７・・・ダイオード

Claims (1)

1. 【特許請求の範囲】 １、画像の表示を行うビデオ処理段に接続し得る少なく
   とも３個のビデオ信号源をテレビジョン受像機で迅速に
   切換える回路であって、少なくとも２個の縦続接続され
   た切換スイッチを具え、第１切換スイッチを前記ビデオ
   処理段に接続し、第２切換スイッチを第１切換スイッチ
   に接続し、その切換作動を複数個の制御信号により制御
   するようにしたものにおいて、前記ビデオ処理段に間接
   的に接続された切換スイッチを低速切換型とし、切換ス
   イッチの制御信号通路にタイミング回路を設け、これに
   より前記制御信号を少なくとも１フィールド周期中保持
   するようにしたことを特徴とするビデオ信号源切換回路
   。 ２、ビデオ処理段への接続は３線式リンク赤、緑、青を
   経て行うと共に各スイッチを３連式スイッチとしたこと
   ができる特許請求の範囲第１項記載のビデオ信号源切換
   回路。 ３、タイミング回路は、抵抗−容量時定数を有するアナ
   ログ回路を具えることを特徴とする特許請求の範囲第１
   項又は第２項記載のビデオ信号源切換回路。 ４、タイミング回路は、制御信号により導通せしめると
   共にフィールド信号により遮断状態となる電子なだれ半
   導体アセンブリを具え、この半導体アセンブリを時定数
   が１フィールド周期に等しいかこれよりも大きい時定数
   回路と直列に配設するようにしたことを特徴とする特許
   請求の範囲第３項記載のビデオ信号源切換回路。 ５、タイミング回路は、少なくとも１フィールド周期に
   亘り関連する制御信号を保持する論理回路を具えること
   を特徴とする特許請求の範囲第１項又は第２項記載のビ
   デオ信号源切換回路。 ６、論理回路は、フィールドパルス及び関連する制御信
   号によって作動し、幅狭制御信号が毎フィールドに少な
   くとも１回検出されると、これを次のフィールドの終端
   まで保持するようにしたことを特徴とする特許請求の範
   囲第５項記載のビデオ信号弾切換回路。 ７、論理回路は、フィールド周波数を分周して第１出力
   端子及び第２出力端子にフィールド信号を交互に発生す
   る１／２分周器を具え、これら両出力端子を双安定トリ
   ガ回路Ｒ−Ｓの一方の入力端子に接続し、その他方の入
   力端子に制御信号を供給し、これら双安定トリガ回路Ｒ
   −Ｓの出力端子を夫々論理ゲートの入力端子に接続し、
   その出力側の制御信号を低速切換スイッチに供給するよ
   うにしたことを特徴とする特許請求の範囲第６項記載の
   ビデオ信号弾切換回路。 ８、論理回路は、制御信号により零値にリセットされる
   フィールドパルス計算器と、双安定トリガ回路Ｒ−Ｓと
   を具え、このトリガ回路の一方の入力端子を少なくとも
   ２の重みを有する計数器の出力側に接続し、他方の入力
   端子を前記制御信号によって付勢するようにしたことを
   特徴とする特許請求の範囲第６項記載のビデオ信号弾切
   換回路。