JPH0329513A - ラインドライバ - Google Patents
ラインドライバInfo
- Publication number
- JPH0329513A JPH0329513A JP2140106A JP14010690A JPH0329513A JP H0329513 A JPH0329513 A JP H0329513A JP 2140106 A JP2140106 A JP 2140106A JP 14010690 A JP14010690 A JP 14010690A JP H0329513 A JPH0329513 A JP H0329513A
- Authority
- JP
- Japan
- Prior art keywords
- line driver
- line
- emitter
- resistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 abstract description 10
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000007704 transition Effects 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 235000014443 Pyrus communis Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えば、「撚り合わされた対（ツイステツド
ペア）−１データパスを駆動するのに使用される梨のラ
インドライバに関するものである。
ペア）−１データパスを駆動するのに使用される梨のラ
インドライバに関するものである。
本発明によれば、第１入力信号を受信するための入力お
よび第１ラインへ接続のための出力を有する第目エミツ
タフ才ロワ；第！入力信号の補完である第２入力信号を
受信するための入力および第２ラインへの接続のための
出力を有しかつ第１エミッタフォロワと柑補的である第
２エミッタフォロワ：および前記第１および第２エミツ
タフ才ロワの出力に接続されるバイアス抵抗器網からな
るラインドライバが提供される。
よび第１ラインへ接続のための出力を有する第目エミツ
タフ才ロワ；第！入力信号の補完である第２入力信号を
受信するための入力および第２ラインへの接続のための
出力を有しかつ第１エミッタフォロワと柑補的である第
２エミッタフォロワ：および前記第１および第２エミツ
タフ才ロワの出力に接続されるバイアス抵抗器網からな
るラインドライバが提供される。
好ましくは、バイアス抵抗器網は前記第１および第２エ
ミツタフ才ロワの出力間に接続された第１抵抗器、前記
第１エミッタフォロワの出力と第１電源との間に接続さ
れた第２抵抗器、および前記第２エミッタフォロワの出
力と第２電源との間に接続された第３抵抗器からなる。
ミツタフ才ロワの出力間に接続された第１抵抗器、前記
第１エミッタフォロワの出力と第１電源との間に接続さ
れた第２抵抗器、および前記第２エミッタフォロワの出
力と第２電源との間に接続された第３抵抗器からなる。
好ましくは、前記第！および第２電源はそれぞれ第１お
よび第２供給ラインからなる。
よび第２供給ラインからなる。
さらに、本発明を添付図面を参照して、例として説明す
る。
る。
例えば、「撚り合わされた対」のデータパスを駆動する
のに要求されるラインドライバは種々の標準に合わねば
ならない。撚り合わされた対のバスからなる導体は反位
相において駆動されかつ導体に供給される信号が完全に
相補的であるならば、バスは非常に僅かな無線周波数干
渉（ＲＦ１）を放射する。とくに、相補的な信号の切り
換え縁部は時間に合わせてできるだけ接近して一致しな
ければならない。
のに要求されるラインドライバは種々の標準に合わねば
ならない。撚り合わされた対のバスからなる導体は反位
相において駆動されかつ導体に供給される信号が完全に
相補的であるならば、バスは非常に僅かな無線周波数干
渉（ＲＦ１）を放射する。とくに、相補的な信号の切り
換え縁部は時間に合わせてできるだけ接近して一致しな
ければならない。
他の共通の必要条件は、使用におけるプロトコルに依存
して、ラインドライバが「ワイヤードオア」構成におい
て作動できねばならないということである。このような
装置において、幾つかのステーションがバスに接続され
かつ互いに無効にすることなしに同時に伝送することが
てきねばならない。 第１図は入力３および４に供給さ
れたデータを有する撚り合わせた対のデータパスからな
る導体ｌおよび２を駆動するための「プッシュブル」型
のラインドライバを示す。３つの抵抗器５，６．７は電
源ライン８と接地ライン９との間に直列に接続され、そ
して導体ｌおよび２は抵抗器６の端子に接続される。′
抵抗器６の端子はトランジスタＩＯ？ｊいしｌ３および
抵抗ｎｌ４および！５からなる個々のドライバ段の出力
に接続される。
して、ラインドライバが「ワイヤードオア」構成におい
て作動できねばならないということである。このような
装置において、幾つかのステーションがバスに接続され
かつ互いに無効にすることなしに同時に伝送することが
てきねばならない。 第１図は入力３および４に供給さ
れたデータを有する撚り合わせた対のデータパスからな
る導体ｌおよび２を駆動するための「プッシュブル」型
のラインドライバを示す。３つの抵抗器５，６．７は電
源ライン８と接地ライン９との間に直列に接続され、そ
して導体ｌおよび２は抵抗器６の端子に接続される。′
抵抗器６の端子はトランジスタＩＯ？ｊいしｌ３および
抵抗ｎｌ４および！５からなる個々のドライバ段の出力
に接続される。
トランジスタ１０および１３のベースは入力４に接続そ
してトランジスタＩＩおよびｌ２のベースは入力３に接
続される。トランジスタＩ１およびＩ３のベースと直列
の複数の電流制限抵抗器は図示されムい。
してトランジスタＩＩおよびｌ２のベースは入力３に接
続される。トランジスタＩ１およびＩ３のベースと直列
の複数の電流制限抵抗器は図示されムい。
トランジスタ１ｌないし１３のずべてがＮＰＮ型からな
る。しかしながら、トランジスタＩＯおよび！２はエミ
ッタフォロワとして接続される一方トランジスタ１１お
よびｌ３は共通のエミツタスイッチとして接続される。
る。しかしながら、トランジスタＩＯおよび！２はエミ
ッタフォロワとして接続される一方トランジスタ１１お
よびｌ３は共通のエミツタスイッチとして接続される。
１・ランジスタ１１および１３はそれらがオンされると
き飽和に駆動され、ころが一方トランジスタｌＯおよび
ｌ２は飽和されない。良く知られるように、飽和でのベ
ース電荷貯蔵効果のため、飽和モードにおいて作動する
トランジスタのスイッチング時間はスイッチングの間中
飽和されないトランジスタのスイッチング時間より長い
。したがってスイッチングにおけるこの非対称はライン
上のスイッチングスパイクによって発生される比較的高
いＩｔＦＩのレベルに至る。この回路構成の他の欠点は
「有線のまたは」構成において作動できずかつ比較的多
数の構成要素が要求されるということである。
き飽和に駆動され、ころが一方トランジスタｌＯおよび
ｌ２は飽和されない。良く知られるように、飽和でのベ
ース電荷貯蔵効果のため、飽和モードにおいて作動する
トランジスタのスイッチング時間はスイッチングの間中
飽和されないトランジスタのスイッチング時間より長い
。したがってスイッチングにおけるこの非対称はライン
上のスイッチングスパイクによって発生される比較的高
いＩｔＦＩのレベルに至る。この回路構成の他の欠点は
「有線のまたは」構成において作動できずかつ比較的多
数の構成要素が要求されるということである。
第２図は、それぞれ電流制限抵抗器（図示せず）を介し
て、ＰＮＰおよびＮＰＮ｝ランジスタ２０および２Ｉの
ベースに接続される相補てきデータ入力３および４を有
ずるたの型のラインドライバを示す。導体【および２は
それぞれ抵抗器２２および２３を介して、供給ライン８
と接地ライン９との間で第１図に示されたものと同様に
接続される抵抗器５．６および７からなる受動バイアス
装莢に接続される。トランジスタ２０および２Ｉは共通
のエミッタスイッチとして接続されかつそれゆえ交７ｉ
に飽和に駆動される。しかしながら、ＮＰＮおよび１）
Ｎ Ｉ’ ｌ・ランジスタ間のキャリャ移動度の固ナ
ｆの差のため、トランジスタ２０および２１０スーｆツ
チング特妙はこの配置がまた高いレベルのＲＦＩを導い
ている撚りあわされた対のバス上の大きな遷移スパイク
を発生するように異なる。
て、ＰＮＰおよびＮＰＮ｝ランジスタ２０および２Ｉの
ベースに接続される相補てきデータ入力３および４を有
ずるたの型のラインドライバを示す。導体【および２は
それぞれ抵抗器２２および２３を介して、供給ライン８
と接地ライン９との間で第１図に示されたものと同様に
接続される抵抗器５．６および７からなる受動バイアス
装莢に接続される。トランジスタ２０および２Ｉは共通
のエミッタスイッチとして接続されかつそれゆえ交７ｉ
に飽和に駆動される。しかしながら、ＮＰＮおよび１）
Ｎ Ｉ’ ｌ・ランジスタ間のキャリャ移動度の固ナ
ｆの差のため、トランジスタ２０および２１０スーｆツ
チング特妙はこの配置がまた高いレベルのＲＦＩを導い
ている撚りあわされた対のバス上の大きな遷移スパイク
を発生するように異なる。
しかしながら、この配股はＩワイヤードオア１構成にお
いて作動することができる。
いて作動することができる。
第３図番よ第２図の装置の考え得る変更を示し、同様な
参照符号は同様な部分に言及する。これらの皆ｉｉ’Ｍ
間の差は第２図の抵抗器６が直列に接続された２つの抵
抗器２５および２６によって置き換えられ、それらの共
通の端子は能動的バイアスを設けるよ・）に電圧源２７
に接続される。この変更はまた他のライン−Ｌの電圧へ
の一方のライン１−の電圧の依存を除失することにより
実質上バランスのとれないスイッチングの問題を解決す
る。しかしながら、この変更された装置は、Ｉカイヤー
ドオア１構成において作動することができるけれども、
複雑さを増しかつ比較的多数の構成要素を要求するとい
う欠点を有する。
参照符号は同様な部分に言及する。これらの皆ｉｉ’Ｍ
間の差は第２図の抵抗器６が直列に接続された２つの抵
抗器２５および２６によって置き換えられ、それらの共
通の端子は能動的バイアスを設けるよ・）に電圧源２７
に接続される。この変更はまた他のライン−Ｌの電圧へ
の一方のライン１−の電圧の依存を除失することにより
実質上バランスのとれないスイッチングの問題を解決す
る。しかしながら、この変更された装置は、Ｉカイヤー
ドオア１構成において作動することができるけれども、
複雑さを増しかつ比較的多数の構成要素を要求するとい
う欠点を有する。
第４図は本発明の好適な実施例を構成するラインドライ
バを示す。ラインドライバは共通のコレクタまたはエミ
ッタフォロワにおいて作動する、それぞれＮＰＮおよび
１） Ｎ Ｐ トランジスタＴＩおよびＴ２からなる。
バを示す。ラインドライバは共通のコレクタまたはエミ
ッタフォロワにおいて作動する、それぞれＮＰＮおよび
１） Ｎ Ｐ トランジスタＴＩおよびＴ２からなる。
トランジスタＴＩおよびＴ２のベースはそれぞ犯相浦的
なデータ信号Ｉ Ｄ Ａ ’ｒＡ ＩＮＪおよびｒｏ
ＡＴＡＩＮｊを受信ずる入力３０および３Ｉに接続され
る。直列に接続された抵抗器Ｉｔｌ，Ｒ２およびＴｔ３
からたる受動バイアス装置が＋５■供給ライン３２とＯ
Ｖまたは接地ライン３３との間に設けられる。導体３４
および３５は抵抗器Ｒ４およびＲ５を介して抵抗器Ｒ１
およびＲ２と１・ランジスタ′ｒ２のエミツクの接合部
にかつ抵抗器Ｒ２およびＲ３とトランジスタＴＩのエミ
ツタの接合部にそれぞれ接続される。
なデータ信号Ｉ Ｄ Ａ ’ｒＡ ＩＮＪおよびｒｏ
ＡＴＡＩＮｊを受信ずる入力３０および３Ｉに接続され
る。直列に接続された抵抗器Ｉｔｌ，Ｒ２およびＴｔ３
からたる受動バイアス装置が＋５■供給ライン３２とＯ
Ｖまたは接地ライン３３との間に設けられる。導体３４
および３５は抵抗器Ｒ４およびＲ５を介して抵抗器Ｒ１
およびＲ２と１・ランジスタ′ｒ２のエミツクの接合部
にかつ抵抗器Ｒ２およびＲ３とトランジスタＴＩのエミ
ツタの接合部にそれぞれ接続される。
ライン導体３４および３５はそれぞれ相浦的な信号１Ｌ
ＩＮＥ」およびｒＩＩＮＥｊを支持ずる。トランジスタ
′ｒｌおよびＴ２のエミッタはまた抵抗器Ｒ６およびＲ
７を介して、それぞれバスから受信された信号に対応す
る出力信号ＤＡＴＡ ＯｔＪＴおよび１） Ａ Ｔ
Ａ Ｏ Ｕ Ｔを供給する相補的な出力３６および３
７に接続される。この配置はワイヤードオア構成におい
て作動することができる。
ＩＮＥ」およびｒＩＩＮＥｊを支持ずる。トランジスタ
′ｒｌおよびＴ２のエミッタはまた抵抗器Ｒ６およびＲ
７を介して、それぞれバスから受信された信号に対応す
る出力信号ＤＡＴＡ ＯｔＪＴおよび１） Ａ Ｔ
Ａ Ｏ Ｕ Ｔを供給する相補的な出力３６および３
７に接続される。この配置はワイヤードオア構成におい
て作動することができる。
第４図に示されるラインドライバは２つの作動状態をＴ
Ｔずる。第１状態において、入力３０は論理低レベルで
ありかつ入力３１は論理高レベルである。トランジスタ
ＴＩおよび１゛２のエミツタ／ベース接合部はしたがっ
て逆にバイアスされかつ導体３４および３５に供給され
る電圧は抵抗器Ｒ１．Ｒ２およびＲ３によって決定され
る（ラインドライバが能動でないと仮定する）。他の状
態において、入力３０は論理高レベルでありかつ入力３
Ｉは論理低レベルである。トランジスタＴＩおよびＴ２
がそれらの能動領域において作動するが飽和されないよ
うにトランジスタＴＩのベースはそれゆえ＋５ｖであり
かつトランジスタＴ２のベースはＯＶである。それゆえ
トランジスタＴＩのエミツタは約＋４．３ １ （順方
向ベース／エミツタ市圧を除いて−１５Ｖ）でありかつ
トランジスタＴ２のエミツタはや＜０．７Ｖ（ベース／
エミツタ接合部のベース／エミツタ電圧）である。導体
３４および３５での電圧はトランジスタＴＩお上びＴ２
のエミツタ電圧および抵抗器Ｒ４および１５によって決
定される。
Ｔずる。第１状態において、入力３０は論理低レベルで
ありかつ入力３１は論理高レベルである。トランジスタ
ＴＩおよび１゛２のエミツタ／ベース接合部はしたがっ
て逆にバイアスされかつ導体３４および３５に供給され
る電圧は抵抗器Ｒ１．Ｒ２およびＲ３によって決定され
る（ラインドライバが能動でないと仮定する）。他の状
態において、入力３０は論理高レベルでありかつ入力３
Ｉは論理低レベルである。トランジスタＴＩおよびＴ２
がそれらの能動領域において作動するが飽和されないよ
うにトランジスタＴＩのベースはそれゆえ＋５ｖであり
かつトランジスタＴ２のベースはＯＶである。それゆえ
トランジスタＴＩのエミツタは約＋４．３ １ （順方
向ベース／エミツタ市圧を除いて−１５Ｖ）でありかつ
トランジスタＴ２のエミツタはや＜０．７Ｖ（ベース／
エミツタ接合部のベース／エミツタ電圧）である。導体
３４および３５での電圧はトランジスタＴＩお上びＴ２
のエミツタ電圧および抵抗器Ｒ４および１５によって決
定される。
ラインドライバの２つの状態間の遷移の間中、トランジ
スタＴＩおよびＴ２のどちらも飽和しない。これらのト
ランジスタによるスイッチングはそれゆえ比較的低いレ
ベルのＲＦＩが発生されるように実質Ｌ対称的である。
スタＴＩおよびＴ２のどちらも飽和しない。これらのト
ランジスタによるスイッチングはそれゆえ比較的低いレ
ベルのＲＦＩが発生されるように実質Ｌ対称的である。
第４図の装置はしたがって第１ないし３図に示した装置
において固有の問題を克服する。第４図の装置は受動ラ
インバイアスを使用しかつそれゆえ能動ラインバイアス
と関連付けられる追加の構成要素を要求する。さらに、
第４図の装置は順次より大きな信頼性を備える分配され
たラインバイアスの使用を許容する 第５図は第４図に示されるラインドライバの変更を示す
。同一参照符号は再度説明されない対応ずる部分に言及
する。
において固有の問題を克服する。第４図の装置は受動ラ
インバイアスを使用しかつそれゆえ能動ラインバイアス
と関連付けられる追加の構成要素を要求する。さらに、
第４図の装置は順次より大きな信頼性を備える分配され
たラインバイアスの使用を許容する 第５図は第４図に示されるラインドライバの変更を示す
。同一参照符号は再度説明されない対応ずる部分に言及
する。
第５図に示したラインドライバはトランジスタＴＩのベ
ースが抵抗器Ｒ９を介して共通ラインに接続されかつト
ランジスタＴ２のベースが直列の抵抗器Ｒ８およびダイ
オードＤ３を介して正の供給ラインに接続されることに
おいて第４図に示されたラインドライバと異なる。ダイ
オードＤ３のアノードは正の供給ラインに接続されるが
そのカソードは、通常の使用において、ダイオードＤ３
が順方向にバイアスされるように抵抗器Ｒ８に接続され
る。
ースが抵抗器Ｒ９を介して共通ラインに接続されかつト
ランジスタＴ２のベースが直列の抵抗器Ｒ８およびダイ
オードＤ３を介して正の供給ラインに接続されることに
おいて第４図に示されたラインドライバと異なる。ダイ
オードＤ３のアノードは正の供給ラインに接続されるが
そのカソードは、通常の使用において、ダイオードＤ３
が順方向にバイアスされるように抵抗器Ｒ８に接続され
る。
抵抗器Ｒ８およびＲ９のおよびダイオードＤ３の存在は
ラインドライバを含む伝送装置の不調がバスの通常の作
動に影響を及ぼすのを阻止する。
ラインドライバを含む伝送装置の不調がバスの通常の作
動に影響を及ぼすのを阻止する。
とくに、入力ラインＤＡＴＡ ＩＮおよびＤＡＴＡ
ＩＮが切り外される場合において、抵抗器Ｒ８および
Ｒ９および順方向バイアスされたダイオードＤ３はトラ
ンジスタＴＩおよびＴ２のベースをそれぞれの電源ライ
ンに接続する。かくして、トランジスタＴＩのベースー
エミツタ接合はトラいように逆にバイアスされる。同様
に、抵抗器Ｒ８およびダイオードＤ３はトランジスタＴ
２がＬＩＮＥの通常の作動に影響しないようにトランジ
スタＴ２のベースーエミツタ接合への順方向バイアスを
除去する。
ＩＮが切り外される場合において、抵抗器Ｒ８および
Ｒ９および順方向バイアスされたダイオードＤ３はトラ
ンジスタＴＩおよびＴ２のベースをそれぞれの電源ライ
ンに接続する。かくして、トランジスタＴＩのベースー
エミツタ接合はトラいように逆にバイアスされる。同様
に、抵抗器Ｒ８およびダイオードＤ３はトランジスタＴ
２がＬＩＮＥの通常の作動に影響しないようにトランジ
スタＴ２のベースーエミツタ接合への順方向バイアスを
除去する。
ラインドライバへの電源がゼロボルトに近いかまたは等
しい電圧であるように遮断される場合に、その場合に、
ダイオードＤ３の不存在において、バスは通常のデータ
伝送が発生することができ江い状態に強制されることが
できる。とくに、抵抗器Ｒ８の存在はトランジスタＴ２
のベースーエミツタ接合が導通しているようにトランジ
スタＴ２のベースをゼロボルトにまたはその近くに保持
させる。これは抵抗器Ｒｌ，Ｒ２およびＲ４の接合部か
らＬＩＮＥの電圧を降下させかっこのＬＩＮＥ上のデー
タの伝送を阻止するトランジスタＴ２のエミツタへの電
流の流れを結果として生じる。
しい電圧であるように遮断される場合に、その場合に、
ダイオードＤ３の不存在において、バスは通常のデータ
伝送が発生することができ江い状態に強制されることが
できる。とくに、抵抗器Ｒ８の存在はトランジスタＴ２
のベースーエミツタ接合が導通しているようにトランジ
スタＴ２のベースをゼロボルトにまたはその近くに保持
させる。これは抵抗器Ｒｌ，Ｒ２およびＲ４の接合部か
らＬＩＮＥの電圧を降下させかっこのＬＩＮＥ上のデー
タの伝送を阻止するトランジスタＴ２のエミツタへの電
流の流れを結果として生じる。
ダイオードＤ３の存在のため、正の供給ラインがゼロボ
ルトにまたはその近くに降下する場合に、ダイオードＤ
３は１・ランジスタＴ２のベースーエミツタ接合が導通
できないように逆にバイアスされる。バスはそれゆえ、
ラインドライバからのパワーの損失に拘わらず、データ
の伝送のために通常作動することができる。
ルトにまたはその近くに降下する場合に、ダイオードＤ
３は１・ランジスタＴ２のベースーエミツタ接合が導通
できないように逆にバイアスされる。バスはそれゆえ、
ラインドライバからのパワーの損失に拘わらず、データ
の伝送のために通常作動することができる。
したがって、ラインドライバ中の欠陥の存在はバスを使
用しているたのラインドライバ間のデータの流れに影響
を及ぼさない。
用しているたのラインドライバ間のデータの流れに影響
を及ぼさない。
第１図、第２図および第３図は公知の型のラインドライ
バを示す回路図、 第４図は本発明の好適な実施例を構成するラインドライ
バを示す回路図、 第５図は本発明の第２実施例を構成するラインドライバ
を示す同路図である。 図中、符号ＴＩ，Ｔ２はトランジスタ、Ｒｌ，ｒｔ２，
Ｒ３，Ｒ４ ．Ｒ５，Ｒ６，Ｒ７Ｊｔ８，Ｒ９は抵抗器
、Ｄ３はダイオードである。 ＦＩＧ４ ｊ３ ＦＩＧ．５．
バを示す回路図、 第４図は本発明の好適な実施例を構成するラインドライ
バを示す回路図、 第５図は本発明の第２実施例を構成するラインドライバ
を示す同路図である。 図中、符号ＴＩ，Ｔ２はトランジスタ、Ｒｌ，ｒｔ２，
Ｒ３，Ｒ４ ．Ｒ５，Ｒ６，Ｒ７Ｊｔ８，Ｒ９は抵抗器
、Ｄ３はダイオードである。 ＦＩＧ４ ｊ３ ＦＩＧ．５．
Claims (7)
- （１）相補的な入力信号を受信するためのそれぞれ第１
および第２入力および第１および第２ラインへ接続のた
めのそれぞれ第１および第２出力を有する第１および第
２エミッタフォロワ、および前記第１および第２出力に
接続されるバイアス抵抗器網からなるラインドライバに
おいて、前記第２エミッタフォロワ（Ｔ２）が前記第１
エミッタフォロワ（Ｔ１）に相補的であることを特徴と
するラインドライバ。 - （２）前記第１エミッタフォロワ（Ｔ１）がＮＰＮ型の
バイポーラトランジスタからなりかつ前記第２エミッタ
フォロワ（Ｔ２）がＰＮＰ型のバイポーラトランジスタ
からなることを特徴とする請求項１に記載のラインドラ
イバ。 - （３）前記バイアス抵抗器網（Ｒ１、Ｒ２、Ｒ３）は前
記第１および第３出力間に接続された第１抵抗器（Ｒ２
）、前記第１出力と第１電源との間に接続された第２抵
抗器（Ｒ３）、および前記第２出力と第２電源との間に
接続された第３抵抗器（Ｒ１）からなることを特徴とす
る請求項１または２に記載のラインドライバ。 - （４）前記第１電源の電圧は前記第２電源の電圧より少
ないことを特徴とする請求項３に記載のラインドライバ
。 - （５）前記第１および第２電源はそれぞれ第１および第
２供給ラインからなることを特徴とする請求項３または
４に記載のラインドライバ。 - （６）前記ＮＰＮ型トランジスタ（Ｔ１）のベースは第
４抵抗器（Ｒ９）を介して前記第１供給ラインに接続さ
れかつ前記ＰＮＰ型トランジスタ（Ｔ２）のベースは第
５抵抗器（Ｒ８）を介して前記第２供給ラインに接続さ
れることを特徴とする請求項２に記載のラインドライバ
。 - （７）前記第４および第５抵抗器（Ｒ９、Ｒ８）の少な
くとも１つは通常順方向にバイアスされたダイオード（
Ｄ３）と直列に接続されることを特徴とする請求項６に
記載のラインドライバ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB898912461A GB8912461D0 (en) | 1989-05-31 | 1989-05-31 | Line driver |
| GB8912461.4 | 1989-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329513A true JPH0329513A (ja) | 1991-02-07 |
Family
ID=10657624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140106A Pending JPH0329513A (ja) | 1989-05-31 | 1990-05-31 | ラインドライバ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5012129A (ja) |
| EP (1) | EP0400908A3 (ja) |
| JP (1) | JPH0329513A (ja) |
| GB (1) | GB8912461D0 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9006088D0 (en) * | 1990-03-17 | 1990-05-16 | Digital Equipment Int | Interference suppression |
| JPH04120930A (ja) * | 1990-09-12 | 1992-04-21 | Toyota Motor Corp | 通信用バス駆動回路 |
| EP0520634A1 (en) * | 1991-06-21 | 1992-12-30 | The Whitaker Corporation | Communications medium having a dual active/passive bus |
| US5285477A (en) * | 1991-12-18 | 1994-02-08 | At&T Bell Laboratories | Balanced line driver for local area networks or the like |
| US5430396A (en) * | 1994-07-27 | 1995-07-04 | At&T Corp. | Backplane bus for differential signals |
| US5450026A (en) * | 1994-07-27 | 1995-09-12 | At&T Corp. | Current mode driver for differential bus |
| FR2736224B1 (fr) * | 1995-06-28 | 1997-09-05 | Sgs Thomson Microelectronics | Protection d'un bus d'interconnexion de donnes audio/video contre les court-circuits |
| US5848101A (en) * | 1996-01-25 | 1998-12-08 | Cirrus Logic, Inc. | Circuits systems and methods for reducing power loss during transfer of data across an I/O bus |
| JP2000022516A (ja) * | 1998-06-30 | 2000-01-21 | Nec Corp | ドライバ回路装置 |
| JP4721578B2 (ja) * | 2001-09-07 | 2011-07-13 | ルネサスエレクトロニクス株式会社 | ドライバ回路 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4841722B1 (ja) * | 1969-06-13 | 1973-12-08 | ||
| US3649769A (en) * | 1970-10-28 | 1972-03-14 | Gen Electric | Circuit for supplying direct current to a telephone line |
| US3914628A (en) * | 1972-10-27 | 1975-10-21 | Raytheon Co | T-T-L driver circuitry |
| US3866063A (en) * | 1973-10-23 | 1975-02-11 | Fairchild Camera Instr Co | Improved rectifying circuit |
| US4024501A (en) * | 1975-09-03 | 1977-05-17 | Standard Oil Company | Line driver system |
| DE2633066C2 (de) * | 1976-07-22 | 1978-06-08 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | -Einrichtung zur Übertragung von Gegentaktsignalen über eine Zweidrahtleitung im Duplexbetrieb |
| DE3015441C2 (de) * | 1980-04-22 | 1982-01-14 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Gegentaktübertragung binärer Signale |
| NL191374C (nl) * | 1980-04-23 | 1995-06-16 | Philips Nv | Communicatiesysteem met een communicatiebus. |
| EP0116603A4 (en) * | 1982-08-09 | 1984-11-22 | Advanced Micro Devices Inc | APPARATUS FOR TRANSMITTING AND RECEIVING DIGITAL SIGNALS. |
| JPS60134651A (ja) * | 1983-12-23 | 1985-07-17 | Fujitsu Ltd | 差動信号ドライバ |
| JPS6177424A (ja) * | 1984-09-25 | 1986-04-21 | Fujitsu Ltd | Ｅｃｌ回路 |
| US4856023A (en) * | 1986-07-23 | 1989-08-08 | Ncr Corporation | System for maintaining low bit error rate in a starcoupled network of direct coupled stations |
| US4801825A (en) * | 1987-07-06 | 1989-01-31 | Motorola, Inc. | Three level state logic circuit having improved high voltage to high output impedance transition |
-
1989
- 1989-05-31 GB GB898912461A patent/GB8912461D0/en active Pending
-
1990
- 1990-05-25 EP EP19900305693 patent/EP0400908A3/en not_active Withdrawn
- 1990-05-30 US US07/530,884 patent/US5012129A/en not_active Expired - Fee Related
- 1990-05-31 JP JP2140106A patent/JPH0329513A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0400908A3 (en) | 1991-09-25 |
| GB8912461D0 (en) | 1989-07-19 |
| US5012129A (en) | 1991-04-30 |
| EP0400908A2 (en) | 1990-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0123009B2 (ja) | ||
| JPH0329513A (ja) | ラインドライバ | |
| US4593211A (en) | Low-dissipation output stage for binary transmitters | |
| US5142168A (en) | Emitter-coupled logic balanced signal transmission circuit | |
| JPH0339425B2 (ja) | ||
| US4177392A (en) | Current switching networks | |
| US5539350A (en) | Common mode logic line driver switching stage | |
| US5075566A (en) | Bipolar emitter-coupled logic multiplexer | |
| US4420716A (en) | DC Motor control apparatus | |
| US3983324A (en) | Full duplex driver/receiver | |
| US3473149A (en) | Memory drive circuitry | |
| US5870028A (en) | Input expansion for crosspoint switch module | |
| US5923207A (en) | Complementary multiplexer with low disabled-output capacitance, and method | |
| CA1049628A (en) | Transistor driver circuit | |
| US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
| USRE27804E (en) | Transistor-transistor logic circuits having improved voltage transfer characteristics | |
| US4355308A (en) | Circuit arrangement for operating opto-electronic display elements assigned to terminal devices, in particular in telephone system | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| JPH0224276Y2 (ja) | ||
| KR200325538Y1 (ko) | 오디오/비디오 시스템의 신호 입력단자 그룹 확인 장치 | |
| JPH0124377B2 (ja) | ||
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS5930590A (ja) | バ−グラフ表示回路 | |
| JP2527742Y2 (ja) | 高周波信号切換回路 | |
| US6140718A (en) | Complimentary driver circuit with shared voltage breakdown protection |