JPS61129897A - 多層プリント基板及びその製造方法 - Google Patents

多層プリント基板及びその製造方法

Info

Publication number
JPS61129897A
JPS61129897A JP25037884A JP25037884A JPS61129897A JP S61129897 A JPS61129897 A JP S61129897A JP 25037884 A JP25037884 A JP 25037884A JP 25037884 A JP25037884 A JP 25037884A JP S61129897 A JPS61129897 A JP S61129897A
Authority
JP
Japan
Prior art keywords
board
sides
printed circuit
common
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25037884A
Other languages
English (en)
Inventor
松本 敏次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PAAKU DENSHI KK
Original Assignee
PAAKU DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PAAKU DENSHI KK filed Critical PAAKU DENSHI KK
Priority to JP25037884A priority Critical patent/JPS61129897A/ja
Publication of JPS61129897A publication Critical patent/JPS61129897A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野」 本発明は多層プリント基板及びその製造方法に関するも
のである。
「従来技術」 従来、多層基板は、まず両面に銅箔のラミネートされた
コア板の銅箔を配線パターン部を除いて除去し、両面銅
パターンの配線されたコア板を製作する。このコア板に
プリプレグシートと銅箔を両面に付けてサンドイッチ状
に積み重ね、圧力をかけて積層板にする。グリプレグ(
半硬化させたガラスエポキシ積層板)は熱と圧力により
完全に硬化し、コアと表裏両面の銅箔とを!、lさせる
そして単一基板を製作する。そしてこの様にして作成し
た単一基板にドリルで穴(スルーホール)を開け、パネ
ル鍍金をする。これによりスルーホール壁面は基板表面
の銅箔や、コア表面の銅回路パターンと電気的に接続さ
れる。
−そしてその後、この積層基板両面の銅箔の配線パター
ン部をハンダで鍍金し、その後、他の銅箔部1分をこの
ハンダ鍍金をマスクにして除去し、多層基板を完成させ
る。
そしてこの段階でm天上がった多層基板の検査を行い、
不良品を取り除いていた゛。
このため、基板の各層間の導体パターン層を接続するの
は全層に共通のスルーホールによれなければならず、基
板表面の配’li密度が充分に上げられず、また多層基
板の一部に配線パターンの短絡や断線があっても最後ま
で検出できず、歩留まりも悪いものであった。
また、基板の設計を全ての多層面を考直に入れて設計し
なければならず、簡単な配線パターンの多層基板であっ
ても、その仕上りまで1箇月以上の長期間に渡ってしま
っていた。
〔発明の目的」 本発明は上述の従来技術の欠点に鑑みなされたもので、
多層基板の設計の容易な、また配線密度を容易に上げる
ことのできる、製作の容易な、多層プリント基板及びそ
の製造方法を提供することを目的とする。
「実施例」 以下、図面を参照して本発明の一実施例を詳説する。
以下の説明では4層の基板を製作する場合を例に説明を
進める。
まず、論理回路図より全体の多層基板に実装する部品の
配置即ち、実装設計を行い、部品挿入孔位置を決定する
部品挿入孔の位置の決定に続いて、部品間の配線パター
ンを4暦の基板パターン面に適時分配し、まず2層の配
線パターンの設計を行う、この時のパターン設計は通常
の両面配線基板と全く同様にして、両面配線パターン間
を任意の位置に配置設計したスルーホールで1[iする
同様にして残る配線パターンの設計を他の2層(両面基
板)を対象にして行う、ここでも配線パターンは通常の
両面基板のパターン設計と同様にして行え、スルーホー
ル位置は共通スルーポール位置以外は任意の位置として
設計することができる。
このようにして4層でのパターン設計が終了すると、そ
れぞれ2暦毎に鍍金スルーホール法による公知の方法で
2枚の両面基板を製作する。これは現在あまり高密度配
線を必要としない場合等に広く用いられている技術であ
る。
この様にして製作された両面配線基板の例を第1図(A
)に示す。
図中、1aはガラスエポキシよりなる基板、2a、2b
は部品を挿入する共通スルーホール、3a、3bは基板
1aに固有のスルーホールである。4a、4b、5a 
〜5gは基板1aの両面に配線されている配線パターン
である。この基板laの上面(配線パターン4a、4b
の配wAされている面〕がこの基板が積層されたときの
最上面になる面である。
続いて共通スルーホール部を半田鍍金する。そして両面
基板1aの両面を絶縁被膜で被覆する。
この場合に共通スルーホール部及び、上面のスルーホー
ル部は除いて被覆する。この絶*2膜で被覆した状態を
$1図(B)に示す、ここで10は上面の被覆11は下
面の被覆を示す。
そしてこの様にして製作した両面配線基板は単独で検査
される。この検査は中間状態の欠落、例えば鍍金ボイド
、パターン欠け、太り、位置ずれ等を検査する目視検査
及び上面のスルーホール部を用いての布線検査等である
ここまでの工程はそれぞれの両面配線基板で別個に行な
われる。
この夫々別個で製作された基板は、共通スルーホール部
を除く部分に絶縁被覆を施された面(内面)に接着剤が
塗布され、この接着剤の塗布面が互いに内側になり、互
いの共通スルーホール部位置が一致する様に位置決めさ
れる。
この位置決めされた状態を第1図(C)に示す、  。
図中1bは基板1aと同様の工程で製作されたもラー万
の基板であり、基板1bにおいて2c。
2dはそれぞれ基板1aの2a、2bに対応する共通ス
ルーホールであり、12は内面側の絶縁被膜、13は外
面即ち最下面の絶縁被覆である。
続いて位置決めされた両基板をrIi看し、1枚の積層
基板とする。この状態を第1図CD)に示す働 基板の部品挿入穴である共通スルーホール部2のみが積
層基板を貫通することになる。このスルーホール部2に
部品(例えば抵抗20)を実装し、全ての部品実装終了
後、該基板下部を半田槽に侵して半田付けする。
これにより部品挿入部より半田が上昇し、半田鍍金され
たスルーホール部2の上面、下面、孔壁面の全面に渡り
半田付けされる。
以上説明した様に本実施例によれば、複雑高密度の配線
パターンが必要な多層基板の設計においても1部品挿入
孔以外については任意の位置のスルーホールを配置させ
てパターン設計することができ、非常に短時間で設計多
層板のパターン設計をすることができ、従来、最低でも
1箇月を要していたものが、本実施例の基板作成方法に
よりパターン設計を行うと2週間程度で設計することが
できた。
以上の説明では4層の基板を製作する例について説明し
たが、本発明はこれに限るものではなく、同様にして2
層ごとに両面基板と同様にパターン設計し、両面基板と
して製作し、検査をした後、それぞれの基板の片面に接
着剤を塗布し、共通スルーホール部が一致するよう位置
合わせを行ない、圧着して1枚の多層基板とすればよい
し発明の効果」 以上説明したように本発明によれば、複雑な回路をパタ
ーン設計する場合にもパターン設計を非常に短時間で行
なうことができる。
また、多層基板を2層毎に分けて、不良検査することが
できるため、検査も容易であり、また、パターンの変更
が発生した場合にも、全ての配線パターンを変更するこ
となく必要箇所のみパターン変更すればよい。
このため、既に製作してしまった基板パターンを緊急に
修正したい場合等においても、容易にノ(ターンの削除
および追加が行なえる。
【図面の簡単な説明】
!11(A)は本発明に係る一実施例の多層基板の1構
成基板部を示す図。 第1図(B)は!$1図(A)に示す基板部に絶縁被覆
を施した図、 第1図(C)は本実施例の各基板部の接合前の位置関係
を示す図、 第1図CD)は本実施例の完成した多層基板を示す図で
ある。 図中1a、lbは構成基板部、2aN2dは部品挿入ス
ルーホール、3a、3bは構成基板部に固有のスルーホ
ール、10 Ni3は絶縁被覆である。

Claims (5)

    【特許請求の範囲】
  1. (1)基板の両面に配線パターンを施し、両面の配線パ
    ターン間を必要に応じてスルーホールで互いに接続した
    少なくとも2板の基板を互いに密着させ、前記基板の部
    品挿入部を共通のスルーホールとすることを特徴とする
    多層プリント基板。
  2. (2)基板の片面を共通のスルーホール部を除き絶縁被
    膜で被覆、他の反面の少なくとも全てのスルーホール部
    は絶縁被膜で被覆しないことを特徴とする特許請求の範
    囲第1項記載の多層プリント基板。
  3. (3)多層プリント基板の最上面と最下面の全てのスル
    ーホール部は絶縁被膜で被覆しないことを特徴とする特
    許請求の範囲第2項記載の多層プリント基板。
  4. (4)基板の共通スルーホール部の両面は半田鍍金され
    ていることを特徴とする特許請求の範囲第1項又は第2
    項記載の多層プリント基板。
  5. (5)基板の両面に配線パターンを施し、両面の配線パ
    ターン間を必要に応じてスルーホールで互いに接続した
    少なくとも2板の基板を互いに密着させ、前記基板の部
    品挿入部を共通のスルーホールとした多層プリント基板
    の製造方法であつて、両面に配線パターンを施し、両面
    の配線パターン間を必要に応じてスルーホールで互いに
    接続した基板を製作する第1の基板製作工程と、該工程
    に引き続き製作基板の片面を前記共通のスルーホール部
    を除き絶縁被膜で被覆する被覆工程と、該工程に引き続
    き製作基板の前工程の絶縁被膜で被覆しない他の片面よ
    り該製作基板の不良検出検量を行い、不良基板を検出す
    る検査工程と、該検査工程で良品とされた少なくとも2
    種の基板を共通スルーホール部を位置合せして密着させ
    1枚の多層基板をする多層基板製作工程より成ることを
    特徴とする多層プリント基板の製造方法。
JP25037884A 1984-11-29 1984-11-29 多層プリント基板及びその製造方法 Pending JPS61129897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25037884A JPS61129897A (ja) 1984-11-29 1984-11-29 多層プリント基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25037884A JPS61129897A (ja) 1984-11-29 1984-11-29 多層プリント基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPS61129897A true JPS61129897A (ja) 1986-06-17

Family

ID=17207023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25037884A Pending JPS61129897A (ja) 1984-11-29 1984-11-29 多層プリント基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPS61129897A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621476B2 (ja) * 1976-10-14 1981-05-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621476B2 (ja) * 1976-10-14 1981-05-19

Similar Documents

Publication Publication Date Title
EP0469308B1 (en) Multilayered circuit board assembly and method of making same
KR940009175B1 (ko) 다층 프린트기판의 제조방법
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
JP2001053447A (ja) 部品内蔵型多層配線基板およびその製造方法
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
US20120080401A1 (en) Method of fabricating multilayer printed circuit board
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
CN112351600A (zh) 一种高速ate测试板及制作方法
JPS61129897A (ja) 多層プリント基板及びその製造方法
KR100601472B1 (ko) 병렬적 다층 인쇄회로기판 및 그 제조방법
JPS5987896A (ja) 多層プリント基板
JPS5814626Y2 (ja) 多層プリント板
JPH0230199B2 (ja) Fukugopurintohaisenbannoseizohoho
JPS59774Y2 (ja) 印刷配線板
JPH05299838A (ja) 多層プリント配線板の製造方法
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JPH0133959B2 (ja)
JPH0499394A (ja) 多層プリント配線板
KR20050092225A (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
JPS6124298A (ja) 多層プリント板の製造方法
JPS59225590A (ja) 高密度多層配線基板
JP2563815B2 (ja) ブラインドスルーホール付プリント配線板
JPH03104191A (ja) 多層プリント配線板