JPS61129858A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶縁体より成る素子分離領域を有する半導体
装置に係り、特に素子分離領域内に電極を設けてキャパ
シタを構成する半導体装置に関する。

本発明による半導体装置は、たとえばキャパシタを介し
て電位を制御される光電荷蓄積領域を有する光電変換装
置等に適用される。

［従来技術］ 第５図（Ａ）は、特願昭５８−１２０７５５号に記載さ
れている光電変換装置の平面図、第５図（Ｂ）は、その
Ｉ−Ｉ線断面図である。

両図において、ｎ＋シリコン基板１上に光センサセルが
形成され配列されており、各光センサセルは５ｉ０２　
、　Ｓｉ３　Ｎ４　、又はポリシリコン等より成る素子
分離領域２によって隣接する光センサセルから電気的に
絶縁されている。

各光センサセルは次のような構成を有する。

エピタキシャル技術等で形成される不純物濃度の低いｎ
″″領域ａ上にはｐタイプの不純物をドーピングするこ
とでｐ領域４が形成され、ｐ領域４には不純物拡散技術
又はイオン注入技術等によってｎ中領域５が形成されて
いる。ｐ領域４およびｎ中領域５は、各々バイポーラト
ランジスタのベースおよびエミッタである。

このように各領域が形成されたｎ−領域３上には酸化Ｈ
６が形成され、酸化Ｈｅ上に所定の面積を有するキャパ
シタ電極７が形成されている。

キャパシタ電極７は酸化Ｈｅを挟んでｐ領域４と対向し
、キャパシタ電極７にパルス電圧を印加することで浮遊
状態にされたｐ領域４の電位を制御する。

その他に、ｎ中領域５に接続されたエミッタ電極８、エ
ミッタ電極８から信号を外部へ読出す配線８、キャパシ
タ電極７に接続された配線ｌＯ１基板ｌの裏面に不純物
濃度の高いｎ中領域１１．およびバイポーラトランジス
タのコレクタに電位を与えるための電極１２がそれぞれ
形成されている。

光１３はバイポーラトランジスタのベースであるｐ領域
４へ入射し、光量に対応した電荷がｐ領域４に蓄積され
る（蓄積動作）、蓄積された電荷によってベース電位は
変化し、その電位変化をエミッタ電極８から読出すこと
で、入射光量に対応した電気信号を得ることができる（
読出し動作）、また、ｐ領域４に蓄積された電荷を除去
するには、エミッタ電極８を接地し、キャパシタ電極７
に正電圧のパルスを印加する（リフレッシュ動作）、こ
の正電圧を印加することでｐ領域４はｎ中領域５に対し
て順方向にバイアスされ、蓄積された電荷が除去される
。以後上記の蓄積、読出し、リフレッシュという各動作
が繰り返される。

このような光電変換装置に代表される半導体装置では、
感度の向上および高解像度化の要請に伴って素子表面を
有効に利用することが望ましい、しかしながら、上記従
来例では、光センサセルの表面に予め定められた容量を
有するようにキャパシタ電極７が形成されているために
、高解像度化に伴ってこの電極の占める面積の割合が大
きくなり、感度の低下を招来していた。しかも、感度低
下は高解像度化に伴って顕著となる。

［発明が解決しようとする問題点］ このように、従来の半導体装置では、素子表面を有効に
利用するには限度あり、装置の微細化の支障となってい
た。

［発明の概要］ 本発明による半導体装置は、キャパシタを少なくとも有
する半導体素子と、該半導体素子を電気的に分離する絶
縁体より成る素子分離領域とを有する半導体装置におい
て、前記素子分離領域内に電極を設け、該電極と、前記
素子分離領域の絶縁体とで前記キャパシタを構成するこ
とを特徴とする。

Ｃ作用］ この二うに、キャパシタを素子分離領域内に形成するた
めに、素子の微細化を促進することができる。また、素
子表面を平坦化できるために、続く配線等の形成工程を
容易に行うことができる。

さらに、電極の長さによってキャパシタの容量を容易に
決定することができる。

［実施例］ 以下１本発明の実施例を図面を用いて詳細に説明する。

第１図（Ａ）は１本発明による半導体装置の一実施例の
平面図、第１図（Ｂ）は、その■−■線断面図、第１図
（Ｃ）は、本実施例におけるキャパシタ電極の構成図で
ある。ただし１本実施例では、光センサセルを２次元的
に配列した光電変換装置を一例として取り上げる。

第１図（Ａ）および（Ｂ）において、ｎ型シリコン基板
ｌｏｔ上にｎ−エピタキシャル層１０２が形成され、そ
の中に素子分離領域によって相互に電気的に絶縁された
光センサセルが形成されている。

素子分離領域は、キャパシタ電極１０３とキャパシタ電
極１０３を被覆する酸化膜１０４とで構ｔｉ、されてい
る。

各党センサセルはエピタキシャル層１０２上にバイポー
ラトランジスタのｐベース領域１０５およびｎ十エミッ
タ領域１０Ｂを有する。ベース領域１０５は、素子分離
領域の酸化１ｌｌｌＯ４を挟んでキャパシタ電極１０３
　と対向し、ベース領域１０５の電位を制御するための
キャパシタを形成している。

キャパシタ電極１０３は、第１図（Ｃ）に示すように、
ライン毎に共通に接続されており、ベース領域１０５の
三辺を取り囲んだ部分でキャパシタＣ１を形成し、前ラ
インのキャパシタ電極１０３′とベース領域１０５の他
の一辺とでキャパシタＣ２を形成している。

キャパシタの容量は、一般的にＡｅＯ＠ｘ／ｄ（Ａ：キ
ャパシタ電極１０３とベース領域１０５との対向面積、
ｄ二酸化＠　１０４の厚さ、＠ｏ　：真空の誘電率、ｑ
ｘ　：酸化膜の比誘電率）で求められる。したがって、
たとえば、光センサセルの寸法が１０ｇ、ｍＸＩＯＢｍ
、ベース領域１０５の深さが０．８ｇｍ、ｄ＝１５００
人とすると、キャパシタＣｉ　＝Ｑ、Ｏ０５？　ｐＦ　
、キャパシタＣ２＝Ｑ、０Ｑ１８　ｐＦとなる。ただし
、キャパシタＣＩは、キャパシタ電極１０３の長さをマ
スク設計段階で決めることで、０．００１９　ｐＦから
０．００５７　ｐＦまで任意の値を得ることができる。

このような光センサセル上には酸化ＩＰＪ１０７が形成
され、エミッタ領域１０Ｂに接続されたエミッタ電極１
０Ｂは、酸化ｌｌｌ１１Ｇ？上に形成された多層配線１
０９又は１１０に接続されている。後で詳細に述べるが
、エミッタ電極１０８は、ライン毎に交互に多層配線１
０８又は１１Ｇに接続されている。なお、コレクタ電極
１１１は、基板１０１の裏面に設けられている。

第２ｍは、以上説明した光センサセルの等価回路図であ
る。

次に、このような構成を有する光センサセルの本実施例
における基本動作を説明する。

（電荷蓄積動作） まず、エミッタ電極１０日を接地電位、コレクタ電極１
１１を正電位に設定して、ベース領域１０５をエミッタ
領域１０Ｇに対して逆バイアス状態にする。この状態で
ベース領域１０５に光が入射すると、光の強さに対応し
た量の電荷（ここではホール）が蓄積される。

ホールの蓄積によって、ベース領域１０５の電位は正の
方向へ変化するが、各光センサセルのベース領域１０５
の電位は入射光の強さによって様々な異なった値を示す
。

（読出し動作） この状態で、正の読出し電圧Ｖｒが前ラインのキャパシ
タ電極１０３′に印加され、キャパシタＣ２を介してベ
ース領域１０５が正電位となる。したがって、ベース領
域１０５がエミッタ領域１０８に対して順方向バイアス
状態となり、エミッタ領域１０Ｇからベース領域１０５
へ電子が注入されてエミッタ領域１０８の電位が正方向
に変１ヒする。すなわち、ベース領域１０５に蓄積され
た情報がエミッタ側へ読出される。

一定時間読出し電圧Ｖｒが印加された後、キャパシタ電
極１０３′は接地電位となる。これによってベース領域
１０５はエミッタ領域１０Ｂに対して逆バイアス状態と
なり、エミッタ領域１０Ｂの電位変化は停止する。こう
してエミッタ領域１０Ｂに読出された情報は、後述する
回路によって外部へ送出される。

（リフレッシュ動作） まｆエミッタ電極１０Ｂを接地してから、キャパシタ電
極１０３に読出し時と同じ正電圧Ｖｒが印加される。正
電圧Ｖｒが印加されると、キャパシタＣ１を介してベー
ス領域１０５がエミッタ領域１０８に対して順方向バイ
アス状態となる。これにょってエミッタ領域１０８から
ベース領域１０５に電子が注入され、エミッタ領域１０
８が接地電位であるために電子の注入はベース領域１０
５に蓄積されたホールが全て除去されるまで行われる。

こうしてベース領域１０５のホールが除去されると、印
加電圧Ｖ「を接地電圧に戻し、ベース領域１０５をエミ
ッタ領域１０Ｂに対して逆バイアス状態　　　　′にし
て、以後上述した蓄積、読出し、そしてリフレッシュの
各動作を繰り返す。

このように本実施例である光電変換装置は、前ラインの
光センサセルのリフレッシュ動作と１次ラインの光セン
サセルの読出し動作とを同時に行うことが可使である。

このような光電変換装置の一例の回路図を第３図に示す
、ここでは、上記光センサセルＳ　ＩＪを４×４の二次
元に配列したものを示す。

同図において、たとえば第１ラインにおける光センサセ
ル３１１，３１２．・・・の各キャパシタＣ２は水平ラ
インＬ１に接続され、各キャパシタＣｉは水平ラインＬ
２に接続されている。この水平ラインＬ２には、第２ラ
インに位置する各光センサセルＳ２ＪのキャパシタＣ２
が共通に接続されている。第３および第４ラインの各党
センサセルのキャパシタも同様に接続されている。

光センサセル３１１のエミッタ電極１０８は垂直ライン
ｌ１ｔｉに１次ラインの光センサセルＳ２１のエミッタ
電極１０８は垂直ラインＲ１２にそれぞれ接続されてい
るように、光センサセルＳ　ＩＪのエミッタ電極１０８
は、ライン毎に交互に垂直ラインＲＪＩ又はＲＪ２に接
続されている。

また、各光センサセルＳＩＪのコレクタ電極ｌｉｔは共
通に接続されている。

水平ラインＬＬは、スイッチングトランジスタＴＪ　を
介して垂直走査部３０１の並列出力端子に接続されてい
る。

垂直ラインＲＪ　ｌ　’１３よびＲＪ２は、各々スイッ
チングトランジスタＴＪＩおよびＴＪ２を介して接地さ
れているとともに、各々スイッチングトランジスタＳＴ
Ｊ、および５ＴＪ２を介して各々共通の出力端子に接続
されている。

スイッチングトランジスタ５ＴＪＩおよび５ＴＪ２のゲ
ート端子は各々共通に接続され、水平走査部３０２の並
列出力端子に接続されている。

このような回路構成を有する光電変換装置において、ｉ
ｔラインの□光センサセルＳＬｌ〜Ｓ１４の読出し動作
が終了したとする。これに続いて、スイッチングトラン
ジスタＴＩおよびＴ１１がＯＮ状態とされ、光センサセ
ルＳ１１〜５１４１７）各エミッタ電極１０８が接地さ
れるとともに、垂直走査部３０１から水平ラインＬ２に
正電圧Ｖ「が印加される。

水平ラインＬ２が正電圧Ｖｒになると、すでに述べたよ
うに、各キャパシタＣ１を介して読出しの終了した光セ
ンサセル５１１〜５１４がリフレッシュされる。それと
同時に、各キャパシタＣ２を介して第２ラインの光セン
サセル５２１〜５２４の読出し動作が開始される。

光センサセルＳ２Ｊの各エミッタ電極１０８は、垂直ラ
インＲＪ２に接続されているために、スイッチングトラ
ンジスタ５ＴＪ２を順次ＯＮ状態とすることで、第２ラ
インの光センサセル３２１〜Ｓ　２４の出力信号をシリ
アルに読出すことができる。

続いて、スイッチングトランジスタＴＩおよびＴＩ２が
ＯＮ状態になることで、光センサセル５２１〜３２４の
各エミッタ電極１０Ｂが接地されるとともに、垂直走査
部３０１から水平ラインＬ３に正電圧Ｖｒが印加される
。こ・れによって上述と同様に、第２ラインの光センサ
セルＳ２１’＝５２４のリフレッシュ動作と、第３ライ
ンの光センサセルＳ３Ｌ〜Ｓ　３４の読出し動作とが同
時に行われる。ただし、光センサセル５３１〜３３４の
読出し信号は、スイッチングトランジスタ５ＴＪｌを順
次ＯＮ状態とすることで、シリアル信号として読出され
る。

以下同様にして、全光センサセルの信号読出しおよびリ
フレッシュが行われる。

なお、各光センサセルのベース領域１０５の制御電位は
、読出し時とリフレッシュ時とで異なるが、ひとつの印
加電圧Ｖｒで異なる制御電位を得るには、すでに述べた
ように、キャパシタＣ１およびＣ２の容量に適当な差を
もたせればよい。

また、前ラインのリフレッシュ動作と次ラインの読出し
動作を同時に行うことができるために。

リフレッシュ動作終了から読出し動作開始までの時間を
全ての光センサセルで等しくすることができ、精度およ
び信頼性の高い光電変換動作を行うことができる。

次に本実施例の製造方法を説明する。

第４図（Ａ）〜（Ｎ）は、本実施例の製造工程図である
。

まず、不純物濃度Ｉ　Ｘ　１０１５〜５　Ｘ　１０１７
　ｃ　ｍ−３ノｎ型シリコン基板１０１の裏面に、不純
物濃度ｌ×１０１７〜Ｉ　Ｘ　１０２０　ｃ　ｍ−３の
オーミックコンタクト用のｎ＋Ｊｉｊ４ＱｌをＰ、Ａｓ
又はｓｂの拡散によって形成する。続いて、ｎ中層４０
１上に厚さ３０００〜７０００人の酸化膜４０２をＣＶ
Ｄ法によって形成する［第４図（Ａ）　］　。

次に、５ｉＨ２０Ｑ２をソースガスとし、成長温度ｔｏ
ｏｏ℃、１２０〜１８０　Ｔａｒｒの減圧下において、
ｎ−エピタキシャル層１０２を形成する。ドーピングガ
スとしては、Ｐ）１３を用い、厚さ２〜ｌＯｇ、ｍ、不
純物濃度ＬＸ　１Ｇ１２〜１０１６　ｃ　ｍ−３、好ま
しくはＩＱ１２〜１０１４　ｃ　〜４とする［同図（Ｂ
）　］　。

次に、素子分離領域およびキャパシタ電極を形成する工
程について述べる。

まず、エピタキシャル層１０２上に、熱酸化により厚さ
５００〜１５００人の酸化膜４０３を、続いて減圧ＣＶ
Ｏ法ニヨッテ厚さ５０Ｇ　−１５００人の窒化膜（Ｓｉ
３Ｎ　４　）　４０４をそれぞれ形成する。続いて、　
レジスト４０５を塗布し、素子分離領域を形成しようと
する部分をパターニングする。そして反応性イオンエツ
チング（ＲＩＥ）によって溝４０１１１を形成する［同
図（Ｃ）　］　。

次に、溝４０Ｂが完全に埋まるまで酸化物４０７をＣＶ
Ｄ法によって堆積させる。そしてレジスト４０５上に堆
積した酸化物４０７はリフトオフによって除去される［
同図ＣＤ）　１　。

次に、第１図（Ｃ）に示すキャパシタ電極１０３を形成
しようとする部分をレジスト４０８テパターニングし、
５ｉ０２／Ｓｉエツチングレート比の大きな条件のＲＩ
Ｈによって酸化物４０７をエツチング除去する。したが
って、午ヤパシタ電極１０３を形成する部分に溝４０θ
が形成される〔第４図（Ｅ）　］　。

次に、レジスト４０８を除去した後、溝４０９内に厚さ
５００〜１５００人の酸化膜１０４を熱酸化によって形
成する。すでに述べ、たように酸化ｌＮ５ｉ１０４は、
キャパシタＣ１およびＣ２の絶縁層となる［同図（Ｆ）
　Ｉ　。

次に、酸化１１ｉ　１０４で被覆された溝４０８に、バ
イアススパッタ法により高融点金属４ＩＯ（たとえばＷ
、Ｍｏ、Ｔａ等）を堆積させる。スパッタリングは、圧
力ｌＸｌ０−４Ｐａまで排気した後、Ａｒを導入して０
．４　Ｐａとし、ターゲット側電力３　ｋｍ、基板側バ
イアス電圧８００　Ｖという条件で、平坦部の堆積速度
１ｓｏｏ人／ｇｉｎが得られ、堆Ｍ後の表面はほぼ平坦
化される［同図ＣＧ）　］　。

次に、平坦部に堆積した高融点金属４１０をエツチング
し、酸化ｌ１５１１０４に被覆された溝４０ｓ内にキャ
パシタ電極１０３を形成する〔同図（Ｈ）　］　。

たとえば、高融点金属４１０にタングステンＷを用い、
線幅１．ｆｉｐｍ、厚さ３．５　ＪＬｍ、　ｐ＝５．７
　Ｘ１０−６Ω＠Ｃ１１とすれば、配線１ｐｍ当りの抵
抗値Ｒ＝’０．９８Ｘ　１０−２Ω／ｕｎである。素子
表面に形成される通常のへ〇電極では、線幅２ルｍ、厚
さ１．０゛用ｍ、ρ＝　　２．７Ｘ　１０−６Ω・０厘
であるから、抵抗値はＲ＝　１．３５Ｘ　１０−２Ω／
μｍとなり１本発明の電極に比べて配線の抵抗値が高く
なる。

次に、酸化膜４０３および窒化膜４０４を除去した後、
新たにＣＶＤ法によって酸化膜１０７を堆積させる。続
いて、ベース領域１０５を形成しようとする部分の酸化
Ｍ　１０７を選択的にエツチング除去し、そこに厚さ５
００〜１５００人のバー、ファ用の酸化膜４１１を形成
する［同図（Ｉ）　］　。

バッファ用の酸化ＷＡ４ｔｔは、続くイオン注入工程の
際の表面欠陥の防止およびチャネリング防止のために形
成される。

次に、ＢＦ３を材料ガスとして生成されたＢ＋イ　゛オ
ン又はＢＦＺ＋イオンを打ち込む、この時のイオン注入
量は？Ｘ　１０１Ｌ　〜ＩＸ　１０１５　ｃ　ｍ”２．
表面濃度は　ＬＸ　１０１５〜５Ｘ　ＩＱｔａ　Ｃｍ−
３である。

続１．Ｎテ、厚さ４０００〜７０００人の酸化膜４１２
をＣＶＤ法又はスパッタリング法によって堆積させた後
、１０００〜１１００度の熱処理によってイオン注入し
た不純物を熱拡散させてベース領域１０５を所定の深さ
くたとえば０．８〜１．ｏｐｍ）まで形成する〔同図（
Ｊ）　］　。

なお、酸化膜１０７　、４１１および４１２をあわせて
、以下酸化膜１０７と記す。

次に、フォトリングラフィ工程によってエミッタ領域１
０Ｂを形成しようとする部分の酸化膜１０７を除去し、
Ｐ又はＰ＋Ａｓ　ドープの酸化膜４１３をＣＶＤ法によ
って堆積させる【同図（Ｋ）　］　。

次に、熱処理を行うことで酸化膜４１３中の不純物がベ
ース領域１０５へ拡散し、エミッタ領域１０Ｂが形成さ
れる。この熱処理によって酸化ｌ１１１０７中にもＰが
拡散するために、膜中にある可動イオンを捕獲する効果
も有する［同図（Ｌ）　］　。

なお、酸化Ｍ１０７および４１３をあわせて以下酸化膜
１０７と記す。

次に、フォトリソグラフィ工程によって、１ライン置き
にエミッタ領域の部分にコンタクトホールを形成する〔
同図０１）　］　。

次に、エミッタ電極１０Ｂおよび配線１０９を真空蒸着
又はスパッタリングによって堆積させる。続いて、ＰＳ
Ｇ　＠又は酸化膜等の層間絶縁！４１４をＣＶＤ法で厚
さ４０００〜８０００人堆積させる。

そして、上記コンタクトホールと隣り合うラインのエミ
ッタ領域の部分にコンタクトホールを形成し、エミッタ
電極１０８および配線１１０を真空蒸着又はスパッタリ
ングによって堆積させる。

最後に、ＰＳＧ又はＳｉ３　Ｎ　４等のパッシベーショ
ン［４１５と、ウェハの裏面にコレクタ電極１１１を形
成して、本実施例の光電変換装置が完成する［同図（Ｎ
）　］　。

なお、本実施例では光電変換装置を一例として取り上げ
たが、勿論これに限定されるものではなく、本発明はキ
ャパシタを有する素子であればどのような素子であって
も適用することができる。

［発明の効果］ 以上詳細に説明したように１本発明による半導体装置は
、キャパシタ電極を素子分離領域内に設けたために、素
子の微細化を促進するこができるとともに、素子表面が
平坦化され、続く配線形成工程等を容易とし、素子の信
頼性および歩留りを向上させることができる。さらに、
キャパシタ電極の長さを適当に設定することで、キャパ
シタの容量を容易に決定することができる。

また、本発明を光電変換装置に適用すると、素子分離領
域内にキャパシタ電極が形成されているために、光セン
サセルの受光表面を大きくすることができ、高感度を達
成することができる。

さらに、素子分離領域内に電極が存在するために、光セ
ンサセルの受光面に斜めに入射した光が隣接した光セン
サセルに影響を及ぼすことが防止でき、この遮光効果に
よって高解像度および高感度を達成することができる。

【図面の簡単な説明】

第１図（Ａ）は、本発明による半導体装置の一実施例の
平面図、第１図（Ｂ）は、その■−■線断面図、第１図
（Ｃ）は１本実施例におけるキャパシタ電極の構成図。 第２図は、本実施例に゛おける光センサセルの等価回路
図、 第３図は、本実施例である光電変換装置の回路図、 第４図（Ａ）〜（Ｎ）は、本実施例の製造工程図、第５
図（Ａ）は、特願昭５８−１２０７５５号に記載されて
いる光電変換装置の平面図、第５図（Ｂ）は、そのＩ−
Ｌ線断面図である。 １０３　　・・・キャパシタ電極 １０４　　・・・酸化膜 １０５　・・ｅベース領域 １０８　　・・・エミッタ領域 代理人　　弁理士　山　下　積　平 第１　図（Ａ） 第　１図（Ｂ） 第　１　図（Ｃ） 第２図 第３図 第４図 第４図 第４図 第４図 第５図（Ａ） 第５図ＣＢ）

Claims (2)

【特許請求の範囲】
1. （１）キャパシタを少なくとも有する半導体素子と、該
   半導体素子を電気的に絶縁する絶縁体より成る素子分離
   領域とを有する半導体装置において、 前記素子分離領域内に電極を設け、該電 極と、前記素子分離領域の絶縁体とで前記キャパシタを
   構成することを特徴とする半導体装置。
2. （２）上記半導体素子は、半導体トランジスタの制御電
   極領域を有する光電変換素子であり、上記キャパシタは
   上記電極と、上記素子分離領域の絶縁体と、前記制御電
   極領域とで構成され、前記制御電極領域の電位を上記キ
   ャパシタを介して制御することにより、前記制御電極領
   域に光励起によって発生したキャリアを蓄積し、該蓄積
   によって発生した電圧を読出し、又は蓄積されたキャリ
   アを消滅させるという動作を行い、 該光電変換素子が上記素子分離領域を挟 んで複数個配列されていることを特徴とする特許請求の
   範囲第１項記載の半導体装置。