JPS59158679A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、固体撮像装置にかかり、特にＳＩＴすなわち
静電誘導型トランジスタを使用する固体撮像装置の改良
に関す為ものである。

ＳＩＴを使用する固体撮像装置としては、出発技術とし
て特許出願公開昭和５５年第１５２２９号公報に、最も
基本的な装置が開示されておシ、更に、この装置のよシ
具体化されたもの、改良されたものが特許願昭和５６年
第２０４６５６号、同昭和５７年第１５７６９３号とし
て提案されている。

ＳＩＴの基本的な構成は、Ｊ−ＦＥＴ　（接合型電界効
果トランジスタ）と同様であるが、チャンネル領域が形
成される半導体層の不純物密度が低いという特長を有し
ている。例えば、一般的なＪ−ＦＥＴにおいては、チャ
ンネル領域が形成される半導体層の不純物密度が１０１
５ないし１０１７ｃｍ−３であるのに対し、ＳＩＴでは
、１０１２ないし１０１５釧−６程度である。

このため、チャンネル領域に形成される空乏層は、伺ら
外部から電圧が印加されていない熱平衡の状態において
も、広い範囲にわたって形成され、更には、チャンネル
の長さが短いという特長を有する。

以上のような通常のＪ’−ＦＥＴと異なる特長に基因し
て、熱平衡状態あるいはダートをわずかに逆バイアスし
た状態でチャンネルがピンチオフ状態となるとともにソ
ース電極の直前に電位障壁が出現する。これによってソ
ース電極からドレイン電極に流れるソース・ドレイン電
流を構成するキャリアの移動の制御を行うことができる
。すなわち、ソース・ドレイン電流は、該電位障壁を越
えてドレイン電極に到達するキャリアの量によって決定
される。

他方、前述した電位障壁の程度は、ドレイン電極に印加
（ソース電極を基準とする）されるドレイン電圧によっ
ても変化する。すなわち、ドレイン電圧が印加されるこ
とによって、静電誘導が生じ、またチャンネル領域の不
純物密度が低いために電９位障、壁の高さが変化し、更
には、電位障壁のピーク点が移動する。

まだ、電位障壁の程度は、チャンネル領域に入射する光
に−よって形成される電子−正孔対の蓄、＠によっても
変化する。すなわち、チャンネル領域の空乏層付近で生
成された電子、正孔は電位障壁に沿って移動して分離さ
れ、ダート領域に蓄積される。このため、電位障壁の高
さが変化することとなる。この変化の程度は、入射する
光量に対応する。従って、適当なドレイン電圧を印加す
ることによって流れるソース・ドレイン電流１’４ｚ入
射光量に対応する大きさとなる。

以−ヒのように、電位障壁の程度は、ゲート電圧−ドレ
イン電圧あるいは入射光によって変化する。従って、例
えば、光が入射してもチャンネルが「ＯＦＦ　Ｊの状態
を維持するようにバイアス電圧を印加して入射光による
キャリアを蓄積し、更に、適当な読出し用の電圧を印加
すれば、非破壊読出し、すなわちキャリアの蓄積状態を
何ら破壊することなく、画像情報すなわち入射光の程度
を増幅して読み出すことが可能となる。

このような原理に基づいて固体撮像装置を構成すること
ができる。

従来のＳＩＴを用いた固体撮像装置は、入射光によって
生成されるキャリアを有−効にケゝ−ト領域に蓄積する
ため、ケ゛−ト領域とゲート電極との間に絶縁層を介装
し、これによってダート電極とケ゛−ト領域間にコンデ
ンサを形成していた。

しかしながら、この従来の装置では、ゲート部分の構成
が複雑となるとともに、製造工程数も多くなるという不
都合がある。

本発明は、かかる点にかんがみてなされたものであり、
構造及び製造工程の簡略化を図ることができる固体撮像
装置を提供することをその目的とする。

すなわち、本発明は、ケ゛−ト電極とケ゛−ト領域との
境界に空乏層を形、成することによって等何重にコンデ
ンサとすることによって前記目的を達成しようとするも
のである。

以下、本発明を添附図面に示す実施例に従って詳細に説
明する。

第１図には、本発明によるＳＩＴを使用する固体撮像装
置の一実施例が示されている。この図のうち、（Ａ）は
、一部を切除した平面図であυ、（Ｂ）は、（Ａ）の平
面図における矢印■の方向から見た端面図である。この
（Ｂ）では、図の複雑化を避けるため各セル間の接続を
行う構成部分が省略されている。また、一画素に対応す
るセルの第１図（Ｂ）に対応する端面が第２図に拡大し
て示されている。

これら第１図（Ａ）　、　（Ｂ）及び第２図において、
シリ：Ｉン（Ｓｉ　）などの材料を用いた不純物密度が
高いｎ″一層の基板１０上には、不純物密度の低いｎ一
層から成るチャンネル領域１２が形成されている。

このチャンネル領域１２が形成されるｎ一層の」二面に
は、不純物密度が高い１層から成るコア＋・ロールケ゛
−１−領域１４が設けられている。

このコントロールケゞ−１・領域１４の周囲には、不純
物密度が高いｎ″一層から成るソース領域１６が設けら
れている。これらのコントロールケゝ−ト領域１４及び
ソース領域１Ｇは、第１図（Ａ）に示されているように
、適当な間隔で規則的かつ２次元の７トリクス状に配列
されておシ、−組のコントロールケゝ−１・領域１４及
びソース領域１６によろて一画素に対応するセルが形成
されている。

隣接するソース領域１６間には、不純物密度が高い１層
から成るフローティングゲ−ト領域１８が形成されてい
る。このフローティングゲート領域１８は、隣接するセ
ルに対して共通に設けられており、好ましくは図示され
ていない電極手段によって、ソース領域１６と同電位な
いしは所定の′ＣＬ位に保持される。これによって、チ
ャンネル領域１２中に空乏層ないしは電位障壁が形成さ
れ、各セル間のチャンネルの分離が行なわれる。

次に、チャンネル領域１２が形成されているｎ一層の上
面には、コントロールヶ゛−ト領域１４及びソース領域
１６の露出部分を除く全体に酸化シリコン（Ｓ　１０２
　）膜２０が表面保護のために形成されている。ソース
領域１６のうち露出部１分には、ソース電極２２が隣接
するセル間で也続して形成されている。この接続の方向
は、第１図（蜀に示されているように、後述するゲート
電極の接続方向と交差する方向である。

次に、コントロールケゝ−ト領域１４のＭ　出ｔＭ３分
を除いた表面全体に、絶縁膜２６が形成されている。こ
の絶縁膜２６は、ソース電極２２と後述するダート電極
との短絡を防止するために、形成されているものである
。

コントロールケ゛−ト領域１４の露出部分には、ケ゛−
ト電極２４が隣接するセル間で接続して形成されている
。この接続の方向とソース電極２２の接続の方向とは交
差しておシ、これによっていずれかのセルに蓄積されて
いる情報の読出しが可能となる。すなわち、複数のソー
ス電極２２の任意の１つを選択し、複数のダート電極２
４の任意の１つを選択すれば、両電極の交差する位置の
セルが選択される。コントロールケゝ−ト領域１４とケ
゛−ト電極２４との境界部分は、エネルギーバンドの構
造かへテロ接合となっており、空乏層を形成している。

このため、この境界部分には等制約にコンデンサが形成
されたと考えることができる。

基板１０のうち、チャンネル領域１２が形成されている
ｎ一層と反対側には、ドレイン電極２８が形成されてい
る。

次に、上述した構造を有する固体撮像装置の電気的な等
両回路と、各電極間の接続及び駆動手段との接続につい
て説明する。

第３図には、電気回路と外部装置の接続が示されている
。寸だ、外部装置との接続の一部は、第２図にも示され
ている。これらの図において、画素単位に相当するセル
ＰＣは、第１図（Ａ）において示したように、二次的に
マトリクス状に複数個配列されている。複数のケ゛−ト
電極２４には、読出しアドレス回路３０が各々接続され
ており、順に読出し用の・ぐルス電圧が印加されるよう
になっている。他方、複数のソース電極２２は、スイッ
チング動作をするトランジスタ４０のドレインに各々接
続されており、更に、ソースは出力端子３８に各々接続
されている。

トランジスタ４０のケ゛−トは、ビデオライン選択回路
３２に各々接続されている。このビデオライン選択回路
３２からは、トランジスタ４０に対して順に選択パルス
電圧が出力されるようになっており、これによってトラ
ンジスタ４０が順次駆動される。

トランジスタ４０は、例えば通常はｌ０ＦＦｌの状態に
あるＳＥＴによって構成されており、読出しアドレス回
路３０及びビデオライン選択回路３２は、例えばシフト
レジスタによって構成されている。

また、出力端子３８とアースすなわちドレイン電極２８
との間には、負荷抵抗３４及び電源３６が接続されてお
シ、これによって読出し時のソース・ドレイン電流が形
成され、更にはソース・ドレイン電流が電圧に変換され
るようになっている。

なお、第３図において、一点鎖線で示した領域ＩＭが第
１図（Ａ）等に示されている構造の部分に該当する。

次に、上記実施例の全体的動作について説明する。

まず、各セルに対して光が入射すると、コントロールゲ
−ト領域１４からチャンネル領域１２にわたって形成さ
れている電位傾斜部分に電子−正孔対が生成される。詳
述すると、入射光は、主としてコントロールダート領域
１４を通過してチャンネル領域１２まで達し、電子−正
孔対が生成される。生成された電子−正孔対のうち、電
子はドレイン電極２８の方向に移動し、正孔はコントロ
ールゲ−ト領域１４の方向に移動して蓄積される。この
正孔の蓄積は、コントロールゲート領域１４とケ゛−ト
電極２４との間に、空乏層に基因するコンデンサが形成
されていることによる。

以上の動作によって画像情報が各セルＰＣに対して蓄積
される。次に、ビデオライン選択回路３２によって複数
のソース電極２２に接続されている複数のトランジスタ
４０に対して選択・ぐルス電圧が順次印加される。これ
によって該当するトランジスタ４０が駆動され、第３図
に示されているセルＰＣのうち該当する列方向に配列さ
れている複数のセルＰＣの７−ス電極２２及びドレイン
電極２８が抵抗３４を介して電源３６に接続される。こ
れによってソース・ドレイン電流の流れる準備が終了す
る。なお、この状態では、各セルＰＣが非導通の状態を
維持するように、例えば電源３６の電圧等が調整されて
いる。

以上の動作によって、画像情報を読み出す対象となるビ
デオラインが選択される。次に読出しアドレス回路３０
によって、複数あるケ゛−ト電極２４に対し、順にノ々
ルス電圧が印加される。

これによって選択されたビデオライン上に位置するセル
ＰＣが順に次々と導通し、コントロールゲ−ト領域１４
に蓄積された正孔の量すなわち入射光−量に対応するソ
ース・ドレイン電流が抵抗３４に流れ、更には抵抗３４
によって電圧に変換されて出力端子３８から出力される
。

以上の動作によって、入射光に対応する画像情報は、出
力端子３８の電圧変化として良好に出力されることとな
る。

以上の実施例においては、ソース領域１６によってコン
トロールゲ−ト領域１４が囲まれているが、必ずしもこ
のような構成とする必要はなく、コントロールゲート領
域１４の外周の一部にのみソース領域１６を領けるよう
にしてもよく、更には、外周全体に設けるようにしても
よい。

更に、上記実施例においては、フローテイングケ５−１
−領域１８にも光が入射することによって正孔が蓄、漬
され、各セルｐｃ間の分離が良好に行なわれないという
不都合が生ずる。

このような不都合を解消する他の実施例について説明す
る。第４図（Ａ）　、　（Ｂ）には、本発明の他の実施
例が示されておシ、第４図（Ａ）は、第１図（Ａ）に対
応する平面図であわ、第４図（Ｂ）、は第１図（Ｂ）に
対応する端面図であって、第４図（Ａ）の矢印■から見
た図である。なお、この実施例において、第１図ないし
第３図に示した実施列と同様の構成部分については同一
の符号を用いることとし、説明を省略する。

この第４図■、（Ｂ）に示されている実施例では、ソー
ス領域４６は、コントロールケ゛−ＩＪＪｊ域１４の周
囲ではなく、−側部にのみ設けられている。

また、ソニス領域４６は、フローティングケ゛−ト領域
１８に接近して設けられている。すなわち、ソース領域
４６と、フローティングゲート領域１８との距離をＷｋ
、　ソース領域４６とコントロールゲ−ト領域１４との
距離をＷＢとすると、ＷＡ（ＷＢの関係になる。このよ
うにすると、コントロールケ゛−ト領域１４側に形成さ
れる電位障壁よりもフローティングケ゛−ト領域１８側
に形成される電位障壁の方が高くなるため、セル２０間
の分離が良好となる。

更に、本実施列においては、ソース領域４６及びフロー
ティングケゞ−ト領域１８上に絶縁膜２６を介してアル
ミニウムのしゃ光膜４４が形成されている。このため、
フローティングゲート領域１８０部分に対しては光が侵
入せず、フローティングゲート領域１゛８に対する正孔
の蓄積が行なわｊれない。従って、セル２０間の分離が
良好となる。なお、しゃ光膜４４は、ダート電極２４に
重ねて設けるようにしてもよい。

このよう々セルＰＣ間の分離の向上は、その池に、フロ
ーティングゲート領域１８をコントロールゲート領域１
４よりもチャンネル領域１２に対して深く形成すること
によっても達成でき、また、フローティングケ゛−ト領
域１８の不純物密度をコントロールゲート領域１４より
も高くすることによっても達成できる。

以上のいずれかの１つの、あるいは複数の構成の組合せ
によって、セル２０間の分離の向−」二を図ることがで
き、単位面積別に配列されるセルＰＣの集積度を著しく
向上させることができる。

次に、上述した固体撮像装置の′Ｍ造工程について第５
図（蜀ないしくＬ）を参照しながら説明する。

まず、基板１０としては、アンチモン（ｓｂ）が１０１
８ｃｒｎ−３程度ドープされている層型のシリコン基板
を用いる。チャンネル領域１２が形成され４ｎ一層５０
は、基板１０の（１１１）面上に、エピタキシャル成長
させて形成される。すなわち、ｎ一層５０は、入射光に
よって電子−正孔対が形成され、更には分離されるとと
もに、チャンネル領域１２が形成される層であるため、
転位・欠陥などを十分に除去する必要がおる７５ｘらで
ある。このｎ一層５０は、５ないし１０μｍ程度の厚さ
に形成され、不純物密度は１０　　ないしｌ、０１５ｃ
ｍ−’程度である。

ガお、ｎ一層５０におけるキャリアの再結合を防止して
分離されたキャリアの寿命を長くするだめ、重金属に対
するケゝツタリングを施すようにしてもよい。

次に、ｎ一層５０の上に、第５図（Ａ）に示すように全
体にわたって酸化膜５２を５０００ないし８０００　Ｘ
の厚さに形成する。この酸化膜５２の形成は、例えばｎ
一層５０を１０００℃で１時間ちるいは１１００℃で２
５分程度酸素雰囲気に侵すことによって行なわれる。

次に、適当なマスクを使用してウェットエツチングを行
い、酸化膜５２に対して、コントロールゲート領域１４
に対応するｐ＋層５４及びフローティングケ゛−ト領域
１８に対応するｐ＋層５６の・ぐターンが第５図（Ｂ）
に示すように各々形成され、更には、ＢＢｒ３などのア
クセプタとなる不純物が注入されて、１層５４．５６が
各々形成される。不純物の注入方法としては、不純物を
蒸着した後に熱拡散によって行ってもよく、あるいはイ
オン注入法によって行ってもよい０熱拡散による場合に
は、例えば１１００℃の酸素又はウェット酸素（ないし
は水蒸気）雰囲気中で不純物の注入が行なわれる。ｐ″
一層５４．５６の厚さは、］ないし５μｍ程度、好まし
くは１ないし３μｍ程度である。

次に、ソース領域１６に対応する層層６゜を形成するた
め、マスク合せが行なわれ、ウェットエツチングによっ
て、ｎ　層６ｏのパターンが酸化膜５２に形成される。

この状態で熱拡散ないしはイオン注入法によって、ヒ素
（Ａｓ）などのドナーとな）得る不純物が注入される。

この操作によって第５図（Ｃ）に示すように、ｎ十層６
０が形成される。

次に、表面全体にわたって、ＤｏＰＯ８（リンが注入さ
れた多結晶シリコン）層６２が第５図（Ｄ）に示すよう
に形成される。このＤＯＰＯ８層６２は、Ｓ　］　Ｈ４
及びＰＨ５のガス雰囲気にょるＣＶＤ　（化学気相成長
）？１．．によって形成される。

次に、適当なマスクを使用してプラズマエツチングを行
うことにより、ＤＯＰＯ８層ｆｉ２（７）一部をエツチ
ングし、ソース電極２２に対応する電極層６４を形成す
る。この状態は、第５図（Ｅ）に示されている。プラズ
マエツチングにハ、ＣＦ４゜ＣＦ４及びｏ２あるいはＰ
Ｃｌ３などのガス雰囲気が使用される。

次に、表面全体にわたって、ＰＳＧ　（＋）ンガラス）
層６６が層間絶縁層として第５図（Ｆ）に示すように形
成される。このＰＳＧ層６６は、、ＣＶＤ１によって行
なわれ、例えばＳｉＨ２＋　０２及びＰＨ６のガス雰囲
気中で４ｏｏ℃程度に加熱することによって行なわれる
。あるいはＳ’ｉＨ４，Ｈ２Ｏ及びＰＩ（５のガス雰囲
気中で７５０℃程度に加熱することによって行なわれる
。

次に、適当なマスクを使用してウェットエツチングが行
なわれ、第５図（Ｇ）に示すように畝層５４の表面が露
出される。

次に、ネサ膜（Ｓ　ｎＯ２）あるいはＤＯＰＯ８による
透明の電十ヴ層７０が表面全体にわたって第５図（■力
に示すように形成される。電極層７ｏの形成方法として
は、例えばまず、Ｓ　ｎ　０２層を比較的高温で１．　
ＯＯないし５００Ｘの厚さで形成し、このＳ　ｎ　Ｏ２
層の］二に、適当な導電性元素列えばｓｂが注入されて
いるＳ　ｎＯ２層を比較的低温で２００□０ないし５０
００Ｘの厚さで形成する。Ｓ　ｎｏ　２層の代シにＩＴ
Ｏ層を形成して透明電極層７ｏを構成してもよい。

次に、適当なマスクを使用してプラズマエツチングが行
なわれ、電極層７０のうち１層５４上の部分を除いて、
第５図（Ｉ）に示すようにエツチングされる。この操作
は、ＣＣＡ４．　ＣＦ４．　ＣＦ４及び０２、あるいは
ＰＣｌ６などのガスを使用して行なわれる。

以上の操作によって、第１図ないし第３図に示されてい
る実施列における固体撮像装置が製造される。また、ソ
ース領域１６に対応する層層６０の位置及び形状は、第
５図（Ｃ）における工程においてマスクの形状を適当に
変更することによって簡単に行うことができる。

次に、第４図（Ａ）　、　（Ｂ）に示されている実施例
において説明しだしゃ光膜４４の形成について第５図（
Ｊ）ないしくＬ）を参照しながら説明する。

まず、ウェットエツチングにより露出したＰＳＧ層６６
及び酸化膜５２を第５図（Ｊ）に示すようにエツチング
する。

次に、第５図（Ｋ）に示すように、表面全体にわたって
１０μｍ程度の膜厚でアルミニウムのしゃ光層７２を形
成する。このしゃ光層７２は、電子ビーム又は抵抗加熱
による真空蒸着あるいはスパッタリングによって行なわ
れる。

次に、適当なマスクを使用してしゃ光層７２の一部をエ
ツチングするとともに、基板１ｏに対し２てアルミニウ
ムによる電極層８ｏを形成する。この状態は、第５図（
Ｌ）に示されている。この電極層８０の形成は、例えば
シンター々どの方法によって行なわれる。

なお、しゃ光Ｎｉ　７２　ｔａ、フローティングダート
領域１８に対応する畝層５６に接続されておシ、フロー
ティングヶゞ−１−領域１８に対する電圧印加用の電極
としての機能を有している。

以上説明した製造工程は一例にすぎず、他の製造工程に
よって製造してもよい。壕だ、使用する材料なども、池
の材料を使用してもよく、列えばｎ一層５ｏは、不純′
吻が注入されていない真性の半導体層でもよい。

上記いずれの実施例においても、ｎ一層によってチャン
ネルが形成されているが、真性ないしはｐ−の半導体層
によってチャンネルを形成干るようにしてもよい。また
、ソースとドレインは、上記実施例と逆に対応させても
同様の作用を奏することができる。ビデオラインの選択
あるいは読出し用のパルス電圧の印加についても同様で
あって、上記実施例と逆にし、７てもよい。

また、駆動用のトランジスタ４ｏは、通常のトランジス
タを使用してもよく、このトランジスタ４０及び読出し
アドレス回路３０．ビデオライン選択回路３２を撮像装
置と一体化して集植回路として構成するようにしてもよ
い。材料としては、主とじてシリコンを用いだが、本発
明（ｄ１何らこれに限定されるものではなく、ケ゛ルマ
ニウト、ＩＩＩ　−Ｖ族化合物半導体等を用いることも
できる。セルｐｃは必ずしも二次元のマトリクス状に配
列する必要はなく、ライン状に配列してもよい。

更に、カラーの画像情報を得るためには、セルＰＣのマ
ドｌ）クスを、例えば赤（Ｒ）、緑（Ｇ＞、青（Ｂ）に
対応して構成し、入射光を色フィルタにかけてＲ，Ｇ、
Ｂの光を分離し、各対応セルＰＣに入射させるようにす
ればよい。

以上説明したように、本発明による固体撮像装置によれ
ば、ケゝ−ト電極とケゝ−ト領域との境界に空乏層を形
成することによって、ケゝ−ト電極とケ゛−ト領域との
間に等測的にコンデンサを形成せしめることとしたので
、装置の構造及び製造工程の簡略化を図ることができる
というすぐれた効果を奏する。

【図面の簡単な説明】

第１図（Ａ）は本発明による固体撮像装置の一実施例を
示す部分平面図、 第１図（Ｂ）は第１図（（至）の矢印Ｉから見た概略の
端面図、 第２図は第１図（Ｂ）の一部を拡大して示す端面図１ 第３図は等価な電気回路の構成を示す回路図、第４図（
４）は本発明による固体撮像装置の他の実施例を示す部
分平面図、 第４図（Ｂ）は第４図（Ａ）の矢印Ｖから見た概略の端
面図、 第５図（４）ないしくＬ）は製造工程の一例を示す説明
図である。 １２・・・チャンネル領域 １４・・・ダート領域 １６・・・ソース領域 ２４・・・ダート電極 ７０・・・電極層 ＰＣ・・・セル 特許出願人　　西　　澤　　潤　　− 富士写真フイルム株式会社 第２５　図 ＾り 番５図

Claims (1)

1. 【特許請求の範囲】 ］、　　ＳＩＴによって構成されたセルが複数個配列さ
   れ、各セルに入射する光の量に対応するキャリアをチャ
   ンネル領域に接するダート領域に蓄積するだめに、ダー
   ト領域にコンデンサが形成されている固体撮像装置にお
   いて、 前記コンデンサは、前記ケ９−ト領域に接するケ゛−１
   ・電極と、ケ゛−ト領域との境界に形成される空乏層に
   よって形成されていることを特徴とする固体撮像装置。 ２、特許請求の範囲第１項記載の装置において、 前記ダート領域は、シリコンの結晶で形成されておシ、 前記ダート電極は、酸化すず（Ｓ　ｎＯ２）を含む材料
   によって形成されていることを特徴とする固体撮像装置
   。 ３、特許請求の範囲第２項記載の装置において、 前記ケゝ−ト電極は、ダート領域に接する第１の層と、
   この第１の層に接する第２の層とを有しておシ、 該第１の層は、ケ゛−ト領域に対して比較的高温で形成
   された酸化すずを含み、 該第２の層は、第１の層に対して比較的低温で形成され
   るとともに、導電性元素を含むことを特徴とする固体撮
   像装置。