JPS61126786A - 金属ピン列の製造方法 - Google Patents

金属ピン列の製造方法

Info

Publication number
JPS61126786A
JPS61126786A JP24811584A JP24811584A JPS61126786A JP S61126786 A JPS61126786 A JP S61126786A JP 24811584 A JP24811584 A JP 24811584A JP 24811584 A JP24811584 A JP 24811584A JP S61126786 A JPS61126786 A JP S61126786A
Authority
JP
Japan
Prior art keywords
pin
manufacturing
metal
pins
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24811584A
Other languages
English (en)
Inventor
一雄 佐藤
稔 山田
守利 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24811584A priority Critical patent/JPS61126786A/ja
Publication of JPS61126786A publication Critical patent/JPS61126786A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、高集積化された超高速電子計算機の基板実装
技術に係り、特に基板間の電圧的結合に用いられるコネ
クタ部における多数の高集積化した微小金属ピン列の製
造方法に関するものである。
〔発明の背景〕
電子計算機の高速・高性能化は、電子集積回路技術の発
達によって近年、益々その進歩を早めている。しかしな
がら、集積回路を搭載した基板間の電気的結合は、着脱
可能なコネクタを用いた機械的な結合によって行う必要
があるため、微小コネクタをいかに実現するかが、計算
機の集積化のための大きなあい路になっている。
これを解決するため、いくつかのマイクロコネフタが提
案されているが、例えば特願昭58−32753号、特
願昭58−242025号などがそれである。いずれの
方式のコネクタにおいても、接続部には極めて多数の金
属ピン列を、高密度かつ高精度に植付けることが要請さ
れる。
金属ピン列の創造方法としては、IEEE Trans
Components、Hybrids and Ma
nufacturing Tseh。
Vol、CHMT −5&2 (1982)  におけ
るLahiriらの論文また特願昭59−15194号
などにその記載がある。しかし、前者においては高価な
白金材の放電加工を行うことから、白金を大量に失う経
済的損失が大きいこと、また、ピンの数が増大するに従
い放電加工電極の製造が困難になり、大規模化がむずか
しいという欠点がある。また、後者においては、ピンを
一本ずつ植付けるさいのピンの直真度が劣ること、また
バッチ生産ができないことなどの問題がある。
〔発明の目的〕
本発明の目的は、限られた面積内に極めて多数の電気的
に独立した金属ピン配列を高精度に、しかもバッチ処理
により一括して形成する手段を提供することにある。
〔発明の概要〕
本発明では、ピンの配列の雌型となる孔の配列をホトリ
ソグラフィおよびエツチングによって形成し、この孔の
内部に電気化学的手段によって金属を析出させてピン列
を形成し、さらに雌型によってピンの相互の配列位置を
保持した状態で、ピンを所望の基板上に接合することに
より、上記の目的を達成した。
〔発明の実施例〕
以下に本発明の詳細な説明する。
ここでは形成するピンの配列の寸法例として、ピン間ピ
ッチ0.45閣、 ピンの高さ0.4m。
ピンの先端の直径0.06+am、ピンの元の径0.2
閣の場合について説明する。加工プロセスを第1図の(
a)〜(e)に、順を追って示した。
ピンの雌型として、ここでは感光性ガラス(例えば保谷
硝子(株)PEG−3)を用いる。ピンの配列に相当す
る位置に開口部1を有するマスク2を、感光性ガラス3
に密着′した後、紫外線4を露光して、ガラス内部に潜
像5を形成する(第1図(a))、本実施例では、−ピ
ンの径がテーパ状であるので、紫外線の露光時にその入
射角度を変化させることによってテーパ状の潜像を形成
する。
ピンの配列の精度は、この工程で用いるマスクの開口の
配列精度に依存するが、ホトリソグラフィの手法で形成
したマスクは、極めて多数の開口を高い配列精度で作る
ことができるので1本発明の目的を十分に達成すること
ができる。
第2の工程として、フッ酸水溶液によって、上記感光ガ
ラスの潜像部分を溶解して孔6を形成する(第1図(b
) )、電鋳によってこの孔の内部にピンを形成するに
先立ち、ガラスの表面に電極となる金属[I!7を蒸着
する(第1図(C))。ここでは、電鋳によって形成す
るピンの材・料として銅を選んだので、雌型とピンとの
離型性を考慮して、電極材にはNiを用いるが、ピンの
材料との関係において、他の導電性材料に置換える可能
性があることは自明である。
次いで、上記の電極を負極として電解液中で電鋳を行い
、孔の内部にピン8を析出させる(第1図(d))。鋼
の電鋳においては1例えば、電解液として硫酸鋼および
硫酸の水溶液、また、陽極として含リン鋼の組合せが用
いられる。ピン材料として、例えば、白金、クロム等の
他の金属を用いる場合には、1それぞれの電鋳に用いら
れる電解液、および陽極材料の組合せを選ぶことが容易
に可能である。
次いで、ピンを植付ける配線基板9上に、ピンをろう接
する(第1図(e))。配線基板上には。
予め、ピンの配列に合致した金属膜のパッドが形成され
ている。ピンと基板上のパッドとの位置合せを行うさい
には、ピンの配列精度を依存するため、雌型はピン材と
組合せたまま作業が行われる。
ろう接10によってピンがパッド上に固定された後、雌
型を離型して、ピン配列の形成を終える(第1図(8)
)。
本実施例において、ピンの形状はテーパ状であるが、こ
れは、雌型からの離型のさいに有利である、コネクタの
方式上、Il型できない断面形状のピンを形成する必要
がある場合は、電鋳の雌型を溶解して除去することも可
能である。この場合には、感光性ガラスを穿孔した後、
残った部分の安定化処理を施さず、ピン配列を形成した
後、再び雌型全体を紫外線に露光して、酸で溶解除去す
れば良い。
また、本実施例では、雌型の材料として、感光性ガラス
を用いたが、例えば高分子材料に置き換えても、同様の
思想でピン列を形成することが可能である。すなわち、
高分子材料の表面に耐エツチング性のあるマスキング層
を形成し、第1図(a)と同様にホトリソグラフィの手
法でマスキング材に開口を形成する1次いで、高分子材
料を開口側からエツチングして孔の配列を形成する。
この後は、前記の実施例と同様にして、ピンの配列を形
成することができる。
いずれの実施例においても共通する本発明の思想は、以
下の3点に要約される。
(1)リソグラフィの手法によって、電鋳の雌型となる
多数の孔配列を持つ板を形成する。
(2)電鋳により、ピンを形成する。
(3)雌型で得たピンの配列位置を保持して、ピンと基
板上のパッド間の接合を行う、  −〔発明の効果〕 以上に述べた本発明の効果をまとめると、以下のように
なる。
(1)ピンの配列をホトリソグラフィの手法によって精
度良く形成できる。
(2)一括して多数のピンを形成できるので、バッチ生
産が可能である。このため、相互にばらつきの少ないピ
ン配列を経済的に生産することが可能である。
(3)ピン材が白金のよ□うに高価なものであっても、
電鋳で必要な場所にのみ析出させることができるので、
放電加工方式のような材料の損失を最小限に抑制できる
【図面の簡単な説明】
第1図は本発明の加工プロセスの断面図であり。 (a)はホトマスクと密着した感光性ガラスの断面図、
(b)はエツチングで穿孔した孔の断面図、(c)は電
極金属を蒸着した雌型の断面図、(d)は電鋳によって
ピンが析出した状態を示す断面図、(e)は基板のパッ
ド上にピン列を形成しき状態を示す断面図である。 2・・・ホトマスク、3・・・感光性ガラス、8・・・
ピン、寥1回 手  続  補  正  書  (方式)事件の表示 昭和59年   特 許 願  第248115 号発
明の名称  金属ピン列の製造方法 補正をする者 事件゛との関係   特 許 出 願 人名称(StO
)    株式会社 日 立 製 作 所代  理  
人 居所〒100    東京都千代田区丸の内−丁目5番
1号株式会社 日 立 製 作 所 内 電  話 東 京212−1111(大代表)補正命令
の日付   昭和60年3月26日補正の内容 l2本願明細書第3頁第6行目から同第8行目までを、
[金属ピン列の製造方法としては、アイイイイ トラン
ザクションズ オン コンポーネンツ、ハイブリッズ、
アンド マニュファクチュアリング テクノロジー、ボ
リューム シー二イチェムテー5.ナンバーツー、6月
、1982(夏 E  E  E   Transac
tions  on  Componenes。 Hybrids、 and Manufacturin
g Technol存。 Vol、 CHMT−5,No、2. June 19
82)におけるラヒリ(L ahiri)らの」に訂正
する。

Claims (1)

  1. 【特許請求の範囲】 1、電子回路を搭載した複数部材の間の電気的結合を行
    うコネクタの製造にさいし、少なくとも一方の部材に多
    数のピン状突起列を形成する工程において、ピン列の雌
    型の内部に電気化学的方法により金属を祈出させる工程
    を有することを特徴とする金属ピン列の製造方法。 2、特許請求の範囲第1項記載の方法において、ピン列
    の雌型として感光性材料を使用することを特徴とする金
    属ピン列の製造方法。 3、特許請求の範囲第1項記載の方法において、ピン列
    に相当する雌型の孔の少なくとも一部分がテーパ状であ
    ることを特徴とする金属ピン列の製造方法。 4、特許請求の範囲第1項記載の方法において、金属を
    析出せしめる陰極側電極材料を雌型の少なくとも一面に
    形成することを特徴とする金属ピン列の製造方法。 5、特許請求の範囲第1項記載の方法において、ピン列
    の雌型として、高分子材料を使用し、リソグラフイおよ
    びエツチングの手法によつて孔列を形成することを特徴
    とする金属ピン列の製造方法。
JP24811584A 1984-11-26 1984-11-26 金属ピン列の製造方法 Pending JPS61126786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24811584A JPS61126786A (ja) 1984-11-26 1984-11-26 金属ピン列の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24811584A JPS61126786A (ja) 1984-11-26 1984-11-26 金属ピン列の製造方法

Publications (1)

Publication Number Publication Date
JPS61126786A true JPS61126786A (ja) 1986-06-14

Family

ID=17173446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24811584A Pending JPS61126786A (ja) 1984-11-26 1984-11-26 金属ピン列の製造方法

Country Status (1)

Country Link
JP (1) JPS61126786A (ja)

Similar Documents

Publication Publication Date Title
DE60037194T2 (de) Verfahren zur herstellung eines optoelektronischen substrats
US5118386A (en) Printed circuit board having bumps and method of forming bumps
KR20000071524A (ko) 마이크로 구조체 어레이와, 마이크로 구조체 어레이 및마이크로 구조체 어레이 성형용 금형 그리고 마이크로렌즈 어레이의 제조 방법
US3659035A (en) Semiconductor device package
CN112996265A (zh) 一种无需补偿的精细线路板制作方法
US4564423A (en) Permanent mandrel for making bumped tapes and methods of forming
CN113777880A (zh) Micro LED器件及其制备方法
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
JPS61126786A (ja) 金属ピン列の製造方法
US3496072A (en) Multilayer printed circuit board and method for manufacturing same
JP3939785B2 (ja) 電鋳製薄状金属板およびその製造方法
DE19501693A1 (de) Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement
JPH0627302A (ja) 光学素子の母型およびその製造方法
JP3275378B2 (ja) プリント配線板の製造方法
JP2002260753A (ja) バンプ付きシートの製造方法
JP3108792B2 (ja) 電気的接続部材の製造方法
JP2784569B2 (ja) メッキ回路体、メッキ回路積層体、プリント回路体及びそれらの製造方法
KR100275372B1 (ko) 회로기판 제조방법
JPH1117315A (ja) 可撓性回路基板の製造法
EP0857403B1 (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
JPH07297197A (ja) 実装装置およびその製造方法
JPH0481877B2 (ja)
JPH03250639A (ja) 微小突起電極付接続基板の製造方法
KR20000063830A (ko) 감광막을 이용한 연성 인쇄회로기판의 구리 회로배선 형성방법.
JP3187630B2 (ja) 電鋳法