JPS61121329A - 半導体の評価方法 - Google Patents

半導体の評価方法

Info

Publication number
JPS61121329A
JPS61121329A JP24240284A JP24240284A JPS61121329A JP S61121329 A JPS61121329 A JP S61121329A JP 24240284 A JP24240284 A JP 24240284A JP 24240284 A JP24240284 A JP 24240284A JP S61121329 A JPS61121329 A JP S61121329A
Authority
JP
Japan
Prior art keywords
semiconductor
evaluated
ohmic contact
contact electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24240284A
Other languages
English (en)
Inventor
Tomoshi Ueda
知史 上田
Mitsuo Yoshikawa
吉河 満男
Kenji Maruyama
研二 丸山
Michiharu Ito
伊藤 道春
Tetsuo Saito
哲男 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP24240284A priority Critical patent/JPS61121329A/ja
Publication of JPS61121329A publication Critical patent/JPS61121329A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、オーミック・コンタクト電極を形成すること
が困難な半導体の評価方法に関する。
〔従来の技術〕
例えば赤外半導体装置を形成するのに用いられるウェハ
としては、高純度のカドミウム(Cd)テルル(T e
 )結晶からなる高抵抗材料である基板上に水銀(Hg
)CdTe層を成長させたものが知られ、そして、壱の
HgCdTe層に半導体素子を作り込むことが行われて
いる。
ところが、現在の製造技術で作られたCdTe基板には
不所望の不純物が含有されていることが多く、そして、
CdTe基板上にHgCdTe層を成長させた際、その
中に前記不所望の不純物が取り込まれるので、そこに所
期の特性を有する半導体素子を形成することが困難とな
る。
〔発明が解決しようとする問題点〕
そこで、CdTe基板の特性、特に、キャリヤ濃度を予
め測定し、その中から高純度のもののみを選択し、その
上にHgCdTe層を成長させて半導体素子を作り込む
ようにすれば、この種の半導体装置に於ける製造歩留り
は飛躍的に向上する筈である。
前記CdTe基板の特性を測定するには、ファン・デア
・バラ(van  der  Pauw)測定を行えば
良いが、それには、CdTe基板から電極を導出するこ
とが必要である。
然しながら、CdTe基板にオーミック・コンタクト電
極を形成することは容易ではない。
例えば、CdTe基板にインジウム(I n)の電極を
形成した場合、そのコンタクト部分には整流接合が生成
されてしまう。
本発明は、オーミック・コンタクト電極を形成し得る適
当な電極材料が存在しない半導体、或いは、高抵抗の半
導体に対して実質的なオーミック・コンタクト電極を形
成できるようにする。
〔問題点を解決するための手段〕
本発明に依る半導体の評価方法では、オーミック・コン
タクト電極を形成することが困難である被評価半導体上
に該評価半導体と同種或いは類似であり且つ低抵抗値を
有する半導体を選択的に形成し、次いで、該選択的に形
成された半導体上にオーミック・コンタクト電極を形成
し、次いで、該オーミック・コンタクト電極を用いて前
記被評価半導体の特性を測定するようにしている。
〔作用〕
前記手段に依ると、オーミック・コンタクト電極を形成
することが困難な被評価半導体であっても実質的にオー
ミック・コンタクトしている電極を導出することができ
るから、例えばCdTeのような半導体であっても評価
を行うことが可能である。
〔実施例〕
第1図及び第2図は本発明一実施例を解説する為の過程
要所に於けるウェハの要部切断斜面図をそれぞれ表し、
以下、これ等の図を参照しつつ説明する。
第1図参照 (al  例えばボート・スライド法を適用することに
依りCdTe基板l上にHgCdTe層2を厚さ約50
 〔μm〕程度にエピタキシャル成長させる。
第2図参照 (bl  例えば通常のフォト・リソグラフィ技術を適
用することに依りHg Cd T e層2のパターニン
グを行って電極導出部分2′を残して他を除去する。尚
、この場合のエッチャントとしては、例えばBr  C
H30H(5(%〕)溶液を用いることができる。
fcl  各電極導出部分2′のそれぞれに金(Au)
からなるリード線3をオーミック・コンタクトさせる。
そのオーミック・コンタクトをとるには、真空蒸着法を
通用することに依り、電極導出部分2′上に厚さ約2〜
5 〔μm〕程度のインジウム(In)膜4を形成して
オーミック・コンタクトさせ、そのインジウム膜4の上
に金からなるリードvA3をボンディングすると良い。
前記のようにしてリード線3を導出すると、そのコンタ
クト部分に整流接合が形成されることはなく、良好に電
流を流すことができるので、CdTe基板1のファン・
デア・パラ測定を行うことが可能になる。
〔発明の効果〕
本発明に依る半導体の評価方法では、オーミック・コン
タクト電極を形成することが困難である被評価半導体上
に該被評価半導体と同種或いは類似であり且つ低抵抗値
を有する半導体を選択的に形成し、次いで、該選択的に
形成された半導体上にオーミック・コンタクト電極を形
成し、次いで、該オーミック・コンタクト電極を用いて
前記被評価半導体の特性を測定するようにしている。
このようにすると、本来、オーミック・コンタクト電極
を形成することができず、従って、電流を流すことが不
可能の半導体であっても、実質的なオーミック・コンタ
クト電極を形成することができるので、それを用いて、
ウェハの状態で種々の特性測定を行って取捨選択するこ
とが可能であるから、半導体装置を製造した場合の歩留
り・を向上することができる。
【図面の簡単な説明】 第1図及び第2図は本発明一実施例を説明する為の過程
要所に於ける半導体装置の要部切断斜面図をそれぞれ表
している。 図に於いて、1はCdTe基板、2はHgCdTe層、
2′は電極導出部分、3はInのリード線をそれぞれ示
している。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1.  オーミック・コンタクト電極を形成することが困難で
    ある被評価半導体上に該被評価半導体と同種或いは類似
    であり且つ低抵抗値を有する半導体を選択的に形成し、
    次いで、該選択的に形成された半導体上にオーミック・
    コンタクト電極を形成し、次いで、該オーミック・コン
    タクト電極を用いて前記被評価半導体の特性を測定する
    過程が含まれてなることを特徴とする半導体の評価方法
JP24240284A 1984-11-19 1984-11-19 半導体の評価方法 Pending JPS61121329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24240284A JPS61121329A (ja) 1984-11-19 1984-11-19 半導体の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24240284A JPS61121329A (ja) 1984-11-19 1984-11-19 半導体の評価方法

Publications (1)

Publication Number Publication Date
JPS61121329A true JPS61121329A (ja) 1986-06-09

Family

ID=17088606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24240284A Pending JPS61121329A (ja) 1984-11-19 1984-11-19 半導体の評価方法

Country Status (1)

Country Link
JP (1) JPS61121329A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148705A (ja) * 1994-11-21 1996-06-07 Nec Corp 赤外線検出素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148705A (ja) * 1994-11-21 1996-06-07 Nec Corp 赤外線検出素子

Similar Documents

Publication Publication Date Title
US2736847A (en) Fused-junction silicon diodes
US3994009A (en) Stress sensor diaphragms over recessed substrates
JPS61121329A (ja) 半導体の評価方法
JPS59134874A (ja) 半導体装置の製造方法
US4126931A (en) Method of passivating high-voltage power semiconductor devices
JPS5445570A (en) Manufacture for semiconductor element
JPS6148776B2 (ja)
US3483445A (en) Solid-state electron device
JPS63160375A (ja) 電界効果トランジスタ及びその製造方法並びに半導体デバイスの製造方法
JPS5834943A (ja) 半導体装置の製造方法
JP2000035469A (ja) 半導体ホールセンサー
JP2858866B2 (ja) メサ型半導体素子の製造方法
JPS5956126A (ja) 赤外線検出素子
US3435302A (en) Constant current semiconductor device
JPH0661545A (ja) ホール素子の製造方法
US3571916A (en) Schottky edge contact diode
JPS58177B2 (ja) 半導体装置の製造法
JPS62179773A (ja) 光伝導型赤外線検出器及びその製造方法
JPS5823438A (ja) 半導体装置の製造方法
JPS5931212B2 (ja) 化合物半導体装置の製造方法
JPS6233755B2 (ja)
JPH05136529A (ja) 光半導体装置の製造方法
JPH0258880A (ja) 半導体磁気抵抗素子
JPS61131573A (ja) メサ型ホトダイオ−ド
JPS6252962A (ja) 半導体装置