JPS6112071A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6112071A JPS6112071A JP13236384A JP13236384A JPS6112071A JP S6112071 A JPS6112071 A JP S6112071A JP 13236384 A JP13236384 A JP 13236384A JP 13236384 A JP13236384 A JP 13236384A JP S6112071 A JPS6112071 A JP S6112071A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- concentration
- region
- emitter region
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 26
- 238000000034 method Methods 0.000 abstract description 9
- 229910052785 arsenic Inorganic materials 0.000 abstract description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005215 recombination Methods 0.000 abstract description 3
- 230000006798 recombination Effects 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 230000007423 decrease Effects 0.000 description 8
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 230000004075 alteration Effects 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体装置にかかり、とくにバイボー２トラン
ジスタにおいてエミッタ、ベース接合を７バランシエ降
伏させた時、一般に該接合側面部端に電界が集中するた
めに側面部端により耐圧が決定される。該側面部端が位
置−する半導体基板上の絶縁膜ある一μ、誘電体層の中
へエミッタ中性領域の多数キャリアと同一符号の不揮発
性電荷が内部に形成され、アバランシュ降伏により生じ
る電流増幅率の低下が防止されたトランジスタに関する
ものである。
ジスタにおいてエミッタ、ベース接合を７バランシエ降
伏させた時、一般に該接合側面部端に電界が集中するた
めに側面部端により耐圧が決定される。該側面部端が位
置−する半導体基板上の絶縁膜ある一μ、誘電体層の中
へエミッタ中性領域の多数キャリアと同一符号の不揮発
性電荷が内部に形成され、アバランシュ降伏により生じ
る電流増幅率の低下が防止されたトランジスタに関する
ものである。
（従来技術）
一般にトランジスタを用いた電気回路において瞬間的な
時間であってもエミッタ、ベース間の接合が７バランシ
エ降伏してしまうと、該トランジスターの電気的特性９
％にｈｒｉ （電流増幅率）に重大な影響があり特に低
電流域におけるｈＰＢの低下が問題となり回路的な動作
音しなくなってしまりたｐ、電気回路の特性変動といっ
７’Ｃ工うな問題が生じる。
時間であってもエミッタ、ベース間の接合が７バランシ
エ降伏してしまうと、該トランジスターの電気的特性９
％にｈｒｉ （電流増幅率）に重大な影響があり特に低
電流域におけるｈＰＢの低下が問題となり回路的な動作
音しなくなってしまりたｐ、電気回路の特性変動といっ
７’Ｃ工うな問題が生じる。
本現象の原因の一般的な通説としては、トランジスタの
エミッタ、ベース間がアバランシェ降伏した時には、エ
ミッタ、ベース部接合のもっとも耐圧の低い部分から降
伏してしまう。一般的なトランジスターにお−てはエミ
ッタ、ベース部接合のコーナ、特にコ゛−す部の曲率半
径に関係するため、エミッタ、ベース接合においては、
接合の底面部よりは側面部、特にエミッタ周囲部端によ
って耐圧が決定する。よって、エミッタ、ベース接合の
もっとも耐圧の低もエミッタ周囲部端（側面部）ＶＣ電
界が朶中するために、＃端部が位置する半導体基板上の
絶縁膜あるいは、誘電体層の中へエミッタ中性領域の多
数キャリアと同一符号の不揮発性電荷が内部に形成され
、アバ２ンシエ降伏により電流増幅率の低下が生じる。
エミッタ、ベース間がアバランシェ降伏した時には、エ
ミッタ、ベース部接合のもっとも耐圧の低い部分から降
伏してしまう。一般的なトランジスターにお−てはエミ
ッタ、ベース部接合のコーナ、特にコ゛−す部の曲率半
径に関係するため、エミッタ、ベース接合においては、
接合の底面部よりは側面部、特にエミッタ周囲部端によ
って耐圧が決定する。よって、エミッタ、ベース接合の
もっとも耐圧の低もエミッタ周囲部端（側面部）ＶＣ電
界が朶中するために、＃端部が位置する半導体基板上の
絶縁膜あるいは、誘電体層の中へエミッタ中性領域の多
数キャリアと同一符号の不揮発性電荷が内部に形成され
、アバ２ンシエ降伏により電流増幅率の低下が生じる。
以上のような不都合を排除するために従来、第１図に示
すようにトランジスターのベース、エミッタ間にダイオ
ード１−１．１−２を接続する。
すようにトランジスターのベース、エミッタ間にダイオ
ード１−１．１−２を接続する。
本方法によればエミッタ、ベース間が逆バイアス状態と
なっても、ダイオード１−２はオン状態。
なっても、ダイオード１−２はオン状態。
ダイオード１−１はエミッタ、ベース間がアバランシェ
降伏を起す値よりも約１（ｖ）以上低く設定しであるた
めに、エミッタ、ベース接合がアバ２ンシエ降伏を起す
以前にダイオード１−１．１−２の回路がＯＮ状態とな
りエミッタ、ベース接合は７バ２ｙ−ｚ工降伏ヲ起さな
い。よって、エミッタ、ベース間がアバ２ンシエ降伏會
起し、Ｈｎの低下といった不都合がなくなる〇 尚、エミッタ・ベース間が順方向となった場合にはダイ
オード１−２が逆バイアスとなる定めにトランジスター
な正常動作をおこなう０このよう釦、従来から、ダイオ
ード’ｔ２個付加することにより、トランジスターがア
バランシェ降伏を起しｈＦＢの低下といった不都合を排
除することが出来るがこの方法の実施に際しては、アバ
ランシェ降伏電圧とダイオードの逆耐圧とｔ異らしめる
ことが不可欠となる。特に半導体集積回路においては逆
耐圧の異となるＰＮ接合′に同一基板内に作りこむ必要
が不可欠となり工程管理等が非常に複雑になる、又、集
積度が増すにつれてダイオードを作夕込む面積の分だけ
半導体集積回路の面積が大きくなってしまい歩留の低下
といった不都合が生じてしまう。
降伏を起す値よりも約１（ｖ）以上低く設定しであるた
めに、エミッタ、ベース接合がアバ２ンシエ降伏を起す
以前にダイオード１−１．１−２の回路がＯＮ状態とな
りエミッタ、ベース接合は７バ２ｙ−ｚ工降伏ヲ起さな
い。よって、エミッタ、ベース間がアバ２ンシエ降伏會
起し、Ｈｎの低下といった不都合がなくなる〇 尚、エミッタ・ベース間が順方向となった場合にはダイ
オード１−２が逆バイアスとなる定めにトランジスター
な正常動作をおこなう０このよう釦、従来から、ダイオ
ード’ｔ２個付加することにより、トランジスターがア
バランシェ降伏を起しｈＦＢの低下といった不都合を排
除することが出来るがこの方法の実施に際しては、アバ
ランシェ降伏電圧とダイオードの逆耐圧とｔ異らしめる
ことが不可欠となる。特に半導体集積回路においては逆
耐圧の異となるＰＮ接合′に同一基板内に作りこむ必要
が不可欠となり工程管理等が非常に複雑になる、又、集
積度が増すにつれてダイオードを作夕込む面積の分だけ
半導体集積回路の面積が大きくなってしまい歩留の低下
といった不都合が生じてしまう。
（発明の目的）
本発明の目的は、上記従来の欠点を取りのぞき、工程管
理の簡略化、及び、半導体集積回路の面積を小さくして
、エミッタベース接合全アバ２ンシ工降伏させてもｈＦ
Ｈの低下といっ几不都合が発生しないような半導体装置
を提供するものである。
理の簡略化、及び、半導体集積回路の面積を小さくして
、エミッタベース接合全アバ２ンシ工降伏させてもｈＦ
Ｈの低下といっ几不都合が発生しないような半導体装置
を提供するものである。
（発明の構成）
本発明の構成は、バイポーラトランジスタにおけるエミ
ッタ・領域において、該領域部の不純物濃度の関係が、
高濃度のエミッタ領域の周囲をとりかこむように低濃度
エミッタ領域が形成された構造となっているバイボー２
トランジスタに関するものである。
ッタ・領域において、該領域部の不純物濃度の関係が、
高濃度のエミッタ領域の周囲をとりかこむように低濃度
エミッタ領域が形成された構造となっているバイボー２
トランジスタに関するものである。
すなわち、第２図（ａ）平面図、同図の八−ににおける
断面図である第２図中）に示すように、エミッタ領域２
−１．２−２において熱酸化膜２−３に接しているエミ
ッタ周囲部２−１のエミッタ濃度が、エミッタ中心部２
−２１やも低いことを特徴としている。
断面図である第２図中）に示すように、エミッタ領域２
−１．２−２において熱酸化膜２−３に接しているエミ
ッタ周囲部２−１のエミッタ濃度が、エミッタ中心部２
−２１やも低いことを特徴としている。
（実施例）
以下に、本発明の実施例を従来技術と比較しながら図面
を用いて詳細に説明する。
を用いて詳細に説明する。
第２図（ａ）、 （ｂ）は、半導体集積回路に作り込ま
れた本発明にかかるトランジスタ構造を示す図でらる０
第３図（ａ）、第３図（ｂ）は、従来技術により半導体
集積回路に作り込まれたトランジスタ構造金示す図であ
る。尚、第３図（ａ）は平面図で同図のＢ−ｙにおける
断面図が第３図（ｂ）である。
れた本発明にかかるトランジスタ構造を示す図でらる０
第３図（ａ）、第３図（ｂ）は、従来技術により半導体
集積回路に作り込まれたトランジスタ構造金示す図であ
る。尚、第３図（ａ）は平面図で同図のＢ−ｙにおける
断面図が第３図（ｂ）である。
本発明の構造金有するトランジスタを半導体集積回路に
作シ込む方法としては、ベース領域２−４１で通常のバ
イポーラトランジスタを形成する公知の方法とまりたく
同一であり通常のプロセスで形成できる。
作シ込む方法としては、ベース領域２−４１で通常のバ
イポーラトランジスタを形成する公知の方法とまりたく
同一であり通常のプロセスで形成できる。
本発明を実施された構造會有するには、エミッタ形成の
方法が通常のバイボー２プロセスと異なり、まず、濃度
の低いエミッタ領域２−１、すなわち完成後、エミッタ
の周囲となる領域を熱酸化膜等２−３をマスクにして、
ヒ素等の不純物上拡散する。
方法が通常のバイボー２プロセスと異なり、まず、濃度
の低いエミッタ領域２−１、すなわち完成後、エミッタ
の周囲となる領域を熱酸化膜等２−３をマスクにして、
ヒ素等の不純物上拡散する。
次に、フォトレジスト等全マスクにしてヒ素等の不純物
を低濃度のエミッタ領域２−１の内側に該領域２−１よ
りも濃度を高くしてイオン注入等の方法により高濃度エ
ミッタ領域２−２會形成する。その後、公知の方法によ
り電極音形成して完成する（第２図ン。
を低濃度のエミッタ領域２−１の内側に該領域２−１よ
りも濃度を高くしてイオン注入等の方法により高濃度エ
ミッタ領域２−２會形成する。その後、公知の方法によ
り電極音形成して完成する（第２図ン。
尚、第３図、従来方法に関しては製造方法は略す。従来
方法におけるエミッタの濃度は横方向には均一であり、
本発明のよう釦、エミッタ領域部の濃度がエミッタ中心
部よりも周囲部の万が濃度が低いということはない（第
３図）０ 以上の方法により形成された本発明のトランジスタ構造
によれば従来構造（第３図）のトランジスタのように、
エミッタ、ベース部の接合ヲアパ２ンシェ降伏させた場
合、エミッタ部の濃度は横方向には均一でめる几め、エ
ミッタ・ベース接合の曲部、特にエミッタ周囲部端がも
っともアバ２ンシエ降伏金おこしゃすく、コーナ部端に
位置する絶縁膜中に再結合中心が集中してしまい、アバ
２ンシエ降伏後、トランジスタとして動作させると、ベ
ース電流の増加が着るしくな夕特に、低電流域でのｈＦ
Ｂの低下が大きくなってしまうと言った問題が解決され
、エミッタ、ベース部の接合がアバランシェ降伏されて
も、エミッタ・ベース接合の曲部、特にエミッタ周囲部
端においては、エミッタ中心部よりも濃度が低いために
、本発明を実施したトランジスタ構造におけるエミッタ
、ベース部接合のアバランシェ降伏はエミッ、り中心部
により発生する。よってコーナ部端においては、アバ２
ンシエ降伏が発生しないゆえに、コーナ部端に位置する
絶縁膜中に再結合中心が集中しない友めに、アバランシ
ェ降伏後でも低電流域におけるｈＦＢの低下がないトラ
ンジスタ特性となる。
方法におけるエミッタの濃度は横方向には均一であり、
本発明のよう釦、エミッタ領域部の濃度がエミッタ中心
部よりも周囲部の万が濃度が低いということはない（第
３図）０ 以上の方法により形成された本発明のトランジスタ構造
によれば従来構造（第３図）のトランジスタのように、
エミッタ、ベース部の接合ヲアパ２ンシェ降伏させた場
合、エミッタ部の濃度は横方向には均一でめる几め、エ
ミッタ・ベース接合の曲部、特にエミッタ周囲部端がも
っともアバ２ンシエ降伏金おこしゃすく、コーナ部端に
位置する絶縁膜中に再結合中心が集中してしまい、アバ
２ンシエ降伏後、トランジスタとして動作させると、ベ
ース電流の増加が着るしくな夕特に、低電流域でのｈＦ
Ｂの低下が大きくなってしまうと言った問題が解決され
、エミッタ、ベース部の接合がアバランシェ降伏されて
も、エミッタ・ベース接合の曲部、特にエミッタ周囲部
端においては、エミッタ中心部よりも濃度が低いために
、本発明を実施したトランジスタ構造におけるエミッタ
、ベース部接合のアバランシェ降伏はエミッ、り中心部
により発生する。よってコーナ部端においては、アバ２
ンシエ降伏が発生しないゆえに、コーナ部端に位置する
絶縁膜中に再結合中心が集中しない友めに、アバランシ
ェ降伏後でも低電流域におけるｈＦＢの低下がないトラ
ンジスタ特性となる。
（発明のまとめ）
以上説明してきたところから明らかなように、本発明に
かかる半導体装置では、製造工程が簡略化でき、また、
半導体集積回路の面積全率さくして、バイポーラ、トラ
ンジスタのエミッタ・ベース間の接合部アバランシェ降
伏しても接合部端上の絶縁膜中に基結合中心が集中せず
、電流増幅率の低下といっ几不都合がなくなる。よって
、特にこの問題が顕著化する低いコレクタ電流領域で動
作するトランジスタにおいては、たとえエミッタ・ベー
ス接合がアバ２ンシエ降下したとしても、電流増幅率が
低下しないために、正常な回路動作を保持することがで
きる。
かかる半導体装置では、製造工程が簡略化でき、また、
半導体集積回路の面積全率さくして、バイポーラ、トラ
ンジスタのエミッタ・ベース間の接合部アバランシェ降
伏しても接合部端上の絶縁膜中に基結合中心が集中せず
、電流増幅率の低下といっ几不都合がなくなる。よって
、特にこの問題が顕著化する低いコレクタ電流領域で動
作するトランジスタにおいては、たとえエミッタ・ベー
ス接合がアバ２ンシエ降下したとしても、電流増幅率が
低下しないために、正常な回路動作を保持することがで
きる。
第１図はアバランシェ降伏による電流増幅率の低下全排
除する従来の回路方式を示す回路図である。第２図（ａ
）は半導体集積回路の中に作り込まれに本発明の一実施
例にかかるトランジスタの平面図でおり、第２図（ｂ）
は第２図（ａ）のＡ−に間における断面図でらる〇 第３図（ａ）は半導体集積回路の中に作り込まれた従来
技術によるトランジスタの平面図であり、第３図（ｂ）
は第３図（ａ）のＢ −Ｂ’間における断面図である０ なお図において、１−１．１−２・・・電流増幅率の低
下を排除するためにエミッタ・ペース間に接続されたダ
イオード、２−１・・・低濃度エミッタ領域（エミッタ
周囲部）、２−２・・・高濃度エミッタ領域及び電極取
り出し部（エミッタ中心部）、２−３・・・熱酸化膜、
２−４・・・ベース領域、２−５・・・ペース電極取り
出し部、２−６・・・コレクタ電極数ｖｌｔｈｌＬ部、
２−７・・・コレクタ領域、２−８・・・半導体基板、
３−１・・・エミッタ領域及び電極取り出し部、３−２
・・・熱酸化膜、３−３・・・ペース領域、３−４・・
・ペース電極域Ｖ出し部、３−５・・・コレクタ電極取
り出し部、３−６・・・コレクタ領域、３−８・・・半
導体基板。 第１図 第２図（ａ） Ａ 第３図（ａ） 第２区（ｂ） 第３図（ｂ）
除する従来の回路方式を示す回路図である。第２図（ａ
）は半導体集積回路の中に作り込まれに本発明の一実施
例にかかるトランジスタの平面図でおり、第２図（ｂ）
は第２図（ａ）のＡ−に間における断面図でらる〇 第３図（ａ）は半導体集積回路の中に作り込まれた従来
技術によるトランジスタの平面図であり、第３図（ｂ）
は第３図（ａ）のＢ −Ｂ’間における断面図である０ なお図において、１−１．１−２・・・電流増幅率の低
下を排除するためにエミッタ・ペース間に接続されたダ
イオード、２−１・・・低濃度エミッタ領域（エミッタ
周囲部）、２−２・・・高濃度エミッタ領域及び電極取
り出し部（エミッタ中心部）、２−３・・・熱酸化膜、
２−４・・・ベース領域、２−５・・・ペース電極取り
出し部、２−６・・・コレクタ電極数ｖｌｔｈｌＬ部、
２−７・・・コレクタ領域、２−８・・・半導体基板、
３−１・・・エミッタ領域及び電極取り出し部、３−２
・・・熱酸化膜、３−３・・・ペース領域、３−４・・
・ペース電極域Ｖ出し部、３−５・・・コレクタ電極取
り出し部、３−６・・・コレクタ領域、３−８・・・半
導体基板。 第１図 第２図（ａ） Ａ 第３図（ａ） 第２区（ｂ） 第３図（ｂ）
Claims (1)
- バイポーラトランジスタにおけるエミッタ領域におい
て、該領域部の不純物濃度の関係が、高濃度エミッタ領
域の周囲をとりかこむように低濃度エミッタ領域が形成
された構造となっているトランジスタを有する半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236384A JPS6112071A (ja) | 1984-06-27 | 1984-06-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13236384A JPS6112071A (ja) | 1984-06-27 | 1984-06-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6112071A true JPS6112071A (ja) | 1986-01-20 |
Family
ID=15079612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13236384A Pending JPS6112071A (ja) | 1984-06-27 | 1984-06-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6112071A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191881A (ja) * | 1982-05-01 | 1983-11-09 | 服部 盛義 | 自動車用ドア−の両開き装置 |
| US7165800B2 (en) | 2004-06-30 | 2007-01-23 | Honda Motor Co., Ltd. | Dual mode tailgate control system |
| US8162379B2 (en) | 2006-12-19 | 2012-04-24 | Takashi Yano | Double door system for vehicles |
| US8459722B2 (en) | 2008-09-12 | 2013-06-11 | Takashi Yano | Double-opening door device for vehicles |
-
1984
- 1984-06-27 JP JP13236384A patent/JPS6112071A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58191881A (ja) * | 1982-05-01 | 1983-11-09 | 服部 盛義 | 自動車用ドア−の両開き装置 |
| JPS6158629B2 (ja) * | 1982-05-01 | 1986-12-12 | Moryoshi Hatsutori | |
| US7165800B2 (en) | 2004-06-30 | 2007-01-23 | Honda Motor Co., Ltd. | Dual mode tailgate control system |
| US7201422B2 (en) | 2004-06-30 | 2007-04-10 | Honda Motor Co., Ltd. | Tailgate synchronizer |
| US7258373B2 (en) | 2004-06-30 | 2007-08-21 | Honda Motor Co., Ltd. | Vehicle lock assembly |
| US8162379B2 (en) | 2006-12-19 | 2012-04-24 | Takashi Yano | Double door system for vehicles |
| US8459722B2 (en) | 2008-09-12 | 2013-06-11 | Takashi Yano | Double-opening door device for vehicles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956305A (en) | Process for fabricating an integrated circuit | |
| US4669177A (en) | Process for making a lateral bipolar transistor in a standard CSAG process | |
| US5329147A (en) | High voltage integrated flyback circuit in 2 μm CMOS | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US5023191A (en) | Method of producing a semiconductor device using a single mask method for providing multiple masking patterns | |
| JP2677644B2 (ja) | 半導体装置およびその製造方法 | |
| KR20020052953A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US5635413A (en) | Method of manufacturing field effect transistor | |
| US5493149A (en) | Transistor device with increased breakdown voltage | |
| JPS6112071A (ja) | 半導体装置 | |
| US6445057B1 (en) | Semiconductor device having a trimming circuit for suppressing leakage current | |
| JP2672694B2 (ja) | Ｍｏｓｆｅｔ | |
| US6337252B1 (en) | Semiconductor device manufacturing method | |
| US5376565A (en) | Fabrication of lateral bipolar transistor | |
| KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| JP2507055B2 (ja) | 半導体集積回路の製造方法 | |
| JPH02241057A (ja) | 半導体集積回路の製造方法 | |
| JPH03234054A (ja) | 半導体装置の製造方法 | |
| KR0163898B1 (ko) | 싱크-익스트린식 베이스 접합 다이오드 | |
| KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
| KR0145118B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH09116021A (ja) | 半導体集積回路とその製造方法 | |
| JPH0254570A (ja) | 集積回路装置 |