JPS61120423A - レジストステンシルの製造方法 - Google Patents
レジストステンシルの製造方法Info
- Publication number
- JPS61120423A JPS61120423A JP24187384A JP24187384A JPS61120423A JP S61120423 A JPS61120423 A JP S61120423A JP 24187384 A JP24187384 A JP 24187384A JP 24187384 A JP24187384 A JP 24187384A JP S61120423 A JPS61120423 A JP S61120423A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- gas
- bromine
- stencil
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はフォトレジスト膜を用いたリフトオフ用レジス
トステンシルの製造方法に関する。。
トステンシルの製造方法に関する。。
従来技術および発明が解決しようとする問題点電子デバ
イスの集積化に伴い、電極形成や電極配線には精密なリ
フトオフ技術が要求されるようになってきた。リフトオ
フ技術を参考第１ ａ−１ｄ図をもとに説明すると、最
初に参考第１ａ図に示すように、基材例えば、半導体ウ
ェハ（１）上に樹脂層（２）を形成する。次いで、所望
のパターン形状に樹脂層（２）をエツチングすることに
より参考第１ｂ図の如きリフトオフ用レジストステンシ
ルを得る。レジストステンシル上に金属層（３）を蒸着
またはスパッタ等により参考第１Ｃ図の如く彼着する。
イスの集積化に伴い、電極形成や電極配線には精密なリ
フトオフ技術が要求されるようになってきた。リフトオ
フ技術を参考第１ ａ−１ｄ図をもとに説明すると、最
初に参考第１ａ図に示すように、基材例えば、半導体ウ
ェハ（１）上に樹脂層（２）を形成する。次いで、所望
のパターン形状に樹脂層（２）をエツチングすることに
より参考第１ｂ図の如きリフトオフ用レジストステンシ
ルを得る。レジストステンシル上に金属層（３）を蒸着
またはスパッタ等により参考第１Ｃ図の如く彼着する。
次に、樹脂層（３）を溶剤等により除去すると、参考第
１ｄ図に示すように、半導体ウェハ上に金属配線を形成
する。リフトオフの確実性は、ステンシル形成の良否に
かかっている。
１ｄ図に示すように、半導体ウェハ上に金属配線を形成
する。リフトオフの確実性は、ステンシル形成の良否に
かかっている。
これまでに使われているステンシル形成法は、次の４つ
の方法に大別される。それらは（１）２重レジスト法、
（２）金属膜／レジスト複合膜法、（３）スペーサ法、
（４）単一塗布膜である。（１）〜（３）の方法は、い
ずれら異種の２種類の膜を重ね合わせるものであり、個
別の膜エツチングを施こすことで、オーバーハング形ス
テンシルを得ている。
の方法に大別される。それらは（１）２重レジスト法、
（２）金属膜／レジスト複合膜法、（３）スペーサ法、
（４）単一塗布膜である。（１）〜（３）の方法は、い
ずれら異種の２種類の膜を重ね合わせるものであり、個
別の膜エツチングを施こすことで、オーバーハング形ス
テンシルを得ている。
オーバーハング形ステンシルは、第１図に示す断面を有
するステンシルのことをいう。通常、金属の蒸着は参考
第１ｃ図に示す模式図の如く起こらず、樹脂層（２）の
エツチング側面（４）にも起こり、単なる樹脂層（２）
の除去により参考第１ｄ図の如き完全な配線を形成でき
ない。一方、オーツ（−ハング形にステンシルを形成す
ると、樹脂層（２）のエツチング側面にまで金属蒸着が
行なわれず、理想的な配線が得られる。従って、（１）
から（３）の方法によるステンシルは品質がよいが、反
面２種類の膜を作製することや、２回にわたる異なった
エツチング工程を必要とするなど、工程が複雑化する大
きな欠点を有している。
するステンシルのことをいう。通常、金属の蒸着は参考
第１ｃ図に示す模式図の如く起こらず、樹脂層（２）の
エツチング側面（４）にも起こり、単なる樹脂層（２）
の除去により参考第１ｄ図の如き完全な配線を形成でき
ない。一方、オーツ（−ハング形にステンシルを形成す
ると、樹脂層（２）のエツチング側面にまで金属蒸着が
行なわれず、理想的な配線が得られる。従って、（１）
から（３）の方法によるステンシルは品質がよいが、反
面２種類の膜を作製することや、２回にわたる異なった
エツチング工程を必要とするなど、工程が複雑化する大
きな欠点を有している。
（４）の方法は、名称に印されているとおり単一塗布膜
を利用できる点で、（１）〜（３）の欠点を改善してい
る。しかしながら、（４）の方法は、オーバーハング形
のレジストステンシルを形成することが難しい。従って
、一般にはレジストを塗布後、特定溶媒（例えば、クロ
ロベンゼン）にレジスト膜を接触することにより表層部
のみを現像液に難溶化させて、オーバーハング形のもの
を形成する。
を利用できる点で、（１）〜（３）の欠点を改善してい
る。しかしながら、（４）の方法は、オーバーハング形
のレジストステンシルを形成することが難しい。従って
、一般にはレジストを塗布後、特定溶媒（例えば、クロ
ロベンゼン）にレジスト膜を接触することにより表層部
のみを現像液に難溶化させて、オーバーハング形のもの
を形成する。
しかし、この方法では溶媒に長い時間浸漬しなければ効
果が達成されず、しかも、ウェット工程であるために工
程が複雑化する。
果が達成されず、しかも、ウェット工程であるために工
程が複雑化する。
発明の目的
本発明は単−塗布膜法によりオーパーツλング形レジス
トステンシルを容易に製造する方法を提供する。
トステンシルを容易に製造する方法を提供する。
発明の構成
本発明は基材上にクレゾールノボラック樹脂とナフトキ
ノンジアジドスルホン酸のエステルから成るポジ形フォ
トレジストを塗布してフォトレジ。
ノンジアジドスルホン酸のエステルから成るポジ形フォ
トレジストを塗布してフォトレジ。
スト膜を形成し、該層の露光前または露光後に臭素含有
ガスと接触することを特徴とするレジストステンシルの
製法を提供する。
ガスと接触することを特徴とするレジストステンシルの
製法を提供する。
本発明では、クレゾールノボラック樹脂とナフトキノン
ジアジドフ中ン酸のエステルから成るポジ形レジスト膜
が臭素ガスに対して強い反応をおこし、容易に固化する
性質を見出した。
ジアジドフ中ン酸のエステルから成るポジ形レジスト膜
が臭素ガスに対して強い反応をおこし、容易に固化する
性質を見出した。
本発明に用いる基材の代表例としては、半導体ウェハ、
例えば、シリコン、ガリウムヒ素、インジウムリン等の
ウェハが挙げられる。この基材は使用目的に応じて、種
々なものが用いられ、上記例に限定されない。
例えば、シリコン、ガリウムヒ素、インジウムリン等の
ウェハが挙げられる。この基材は使用目的に応じて、種
々なものが用いられ、上記例に限定されない。
本発明ではクレゾールノボラック樹脂とナフトキノンジ
アジドスルホン酸のエステルから成るポジ形フォトレジ
ストを用いる。このレジストは露光によって現像液に可
溶性となる光分解型の感光剤を含むもので、ポジフィル
ムから焼付けることによりポジ画像が得られる。そのよ
うなレジストとしては、例えば、シプレー社製ＡＺ−１
３５０が市販されている。フォトレジストは常套の方法
、例えばへケ塗り、スピンコード等の方法により基材に
塗布される。
アジドスルホン酸のエステルから成るポジ形フォトレジ
ストを用いる。このレジストは露光によって現像液に可
溶性となる光分解型の感光剤を含むもので、ポジフィル
ムから焼付けることによりポジ画像が得られる。そのよ
うなレジストとしては、例えば、シプレー社製ＡＺ−１
３５０が市販されている。フォトレジストは常套の方法
、例えばへケ塗り、スピンコード等の方法により基材に
塗布される。
上記フォトレジスト膜はポジ形フィルムを用いて露光さ
れるが、露光前または露光後に臭素含有ガスと接触する
。臭素含有ガスとしては不活性ガス希釈臭素ガス、気化
メタノールガスが挙げられる。好ましくは、気化メタノ
ールガスである。臭素含有ガスの臭素の濃度、接触時間
および臭素含有ガスの流量は得られるレジストステンシ
ルの用途、庇の長さくＬ）等により適宜変化する。例え
ばシブレー社製ＡＺ−１３５０を１．５μｌの厚さに塗
布した場合、窒素ガス１００ｃｃ／分の流量で、臭素／
メチルアルコール混液を用いた場合、４０〜５０秒の短
い時間で、０．４μ度の庇が得られる。
れるが、露光前または露光後に臭素含有ガスと接触する
。臭素含有ガスとしては不活性ガス希釈臭素ガス、気化
メタノールガスが挙げられる。好ましくは、気化メタノ
ールガスである。臭素含有ガスの臭素の濃度、接触時間
および臭素含有ガスの流量は得られるレジストステンシ
ルの用途、庇の長さくＬ）等により適宜変化する。例え
ばシブレー社製ＡＺ−１３５０を１．５μｌの厚さに塗
布した場合、窒素ガス１００ｃｃ／分の流量で、臭素／
メチルアルコール混液を用いた場合、４０〜５０秒の短
い時間で、０．４μ度の庇が得られる。
臭素ガス接触した基材は、必要により露光後、溶剤によ
り洗浄され、レジスト層の露光部分が洗浄除去される。
り洗浄され、レジスト層の露光部分が洗浄除去される。
一方、非露光部分は洗浄されずに残り、レジストステン
シルが得られる。特に、本発明では臭素の作用により、
非露光部分の表層部が十分固化、難溶化し、ステンシル
の端部形状の乱れもなく優れたものが得られる。
シルが得られる。特に、本発明では臭素の作用により、
非露光部分の表層部が十分固化、難溶化し、ステンシル
の端部形状の乱れもなく優れたものが得られる。
本発明を図面により詳細に説明する。第１図は本発明方
法により得られたレジストステンシルの模式的断面図を
示す。第２図は本発明方法に用いた装置の概略図を示す
。
法により得られたレジストステンシルの模式的断面図を
示す。第２図は本発明方法に用いた装置の概略図を示す
。
第２図において、（１）は窒素ガスボンベを表わし、窒
素ガスをガラス製バブラー（４）内の臭素／メチルアル
コール混液（５）中に導き、この圧力により試料ホルダ
ー（６）上のレジストを塗布した半導体試料（７）に臭
素含育ガスを送る。窒素ガスの流量は流量コントローラ
ー（２）により調節される。
素ガスをガラス製バブラー（４）内の臭素／メチルアル
コール混液（５）中に導き、この圧力により試料ホルダ
ー（６）上のレジストを塗布した半導体試料（７）に臭
素含育ガスを送る。窒素ガスの流量は流量コントローラ
ー（２）により調節される。
（３）はガスフロー切換コックを表わす。上記装置によ
り【、５μ肩の厚さにシプレー社製ＡＺ−１３５０を塗
布した試料に窒素ガスを１００ｃｃ／分および５０ｃｃ
／分で接触させた場合の庇の長さく児）と臭素接触時間
との関係を第３図に示す。
り【、５μ肩の厚さにシプレー社製ＡＺ−１３５０を塗
布した試料に窒素ガスを１００ｃｃ／分および５０ｃｃ
／分で接触させた場合の庇の長さく児）と臭素接触時間
との関係を第３図に示す。
褒」へ肱象
本発明製造方法によれば、十分庇のあるレジストステン
シルが、短時間かつ乾燥工程で得られるので、工程が簡
略化し、製造が極めて容易になる。
シルが、短時間かつ乾燥工程で得られるので、工程が簡
略化し、製造が極めて容易になる。
図１はオーバーハングレジストステンシルの模式的断面
図で、図１の（ｉ）は何らかの化学反応を経て、レジス
ト現像液に対して難溶解性のために形成されたレジスト
ステンシルの庇部を示し、（１１）は化学反応を経ず、
レジスト現像液に対して溶解性の領域を示し、児はオー
バーハングレジストステンシルの庇の長さを示す。図２
は本発明のレジストステンシル作成に用いた装置の概略
図であり、■は窒素ガスボンベ、■は流量コントローラ
、■はガスフロー切換コック、■はガラス製バブラー、
■は臭素／メチルアルコール混液、■は試料ホルダー、
■はレジストを塗布した半導体試料を示す。また、図３
は本発明の実施例において、臭素に曝した時間と形成さ
れたレジストステラシルの庇の長さくｆｌ）の関係を示
した図である。
図で、図１の（ｉ）は何らかの化学反応を経て、レジス
ト現像液に対して難溶解性のために形成されたレジスト
ステンシルの庇部を示し、（１１）は化学反応を経ず、
レジスト現像液に対して溶解性の領域を示し、児はオー
バーハングレジストステンシルの庇の長さを示す。図２
は本発明のレジストステンシル作成に用いた装置の概略
図であり、■は窒素ガスボンベ、■は流量コントローラ
、■はガスフロー切換コック、■はガラス製バブラー、
■は臭素／メチルアルコール混液、■は試料ホルダー、
■はレジストを塗布した半導体試料を示す。また、図３
は本発明の実施例において、臭素に曝した時間と形成さ
れたレジストステラシルの庇の長さくｆｌ）の関係を示
した図である。
Claims (1)
- 【特許請求の範囲】 １、基材上にクレゾールノボラック樹脂とナフトキノン
ジアジドスルホン酸のエステルから成るポジ形フォトレ
ジストを塗布してフォトレジスト膜を形成し、該膜の露
光前または露光後に臭素含有ガスと接触することを特徴
とするレジストステンシルの製造方法。 ２、臭素含有ガスが希釈臭素ガスあるいは気化メタノー
ル臭素ガスである第１項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24187384A JPS61120423A (ja) | 1984-11-15 | 1984-11-15 | レジストステンシルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24187384A JPS61120423A (ja) | 1984-11-15 | 1984-11-15 | レジストステンシルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61120423A true JPS61120423A (ja) | 1986-06-07 |
| JPH036651B2 JPH036651B2 (ja) | 1991-01-30 |
Family
ID=17080795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24187384A Granted JPS61120423A (ja) | 1984-11-15 | 1984-11-15 | レジストステンシルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61120423A (ja) |
-
1984
- 1984-11-15 JP JP24187384A patent/JPS61120423A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH036651B2 (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61120423A (ja) | レジストステンシルの製造方法 | |
| JPH0234856A (ja) | パターン形成方法 | |
| JPH08272107A (ja) | レジストパターンの形成方法 | |
| KR0148610B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| JPH03119720A (ja) | リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| JPH11204414A (ja) | パターン形成法 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPS6086543A (ja) | 微細パタ−ン形成方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2779528B2 (ja) | 半導体装置の製造方法 | |
| JPH03104113A (ja) | レジストパターンの形成方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPH034899B2 (ja) | ||
| JPH01304457A (ja) | パターン形成方法 | |
| JPH041492B2 (ja) | ||
| JPS6247125A (ja) | 半導体装置の製造方法 | |
| KR19990004871A (ko) | 반도체 장치 사진 식각공정 방법 | |
| JPH0458170B2 (ja) | ||
| JPS60207339A (ja) | パタ−ン形成方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPS646448B2 (ja) | ||
| JPS6321831A (ja) | パタ−ン形成方法 | |
| JPS5828830A (ja) | パターン形成法 | |
| JPS6128950A (ja) | パタ−ン作成方法 |