JPS6111898A - 多重化信号伝送システム - Google Patents

多重化信号伝送システム

Info

Publication number
JPS6111898A
JPS6111898A JP11404285A JP11404285A JPS6111898A JP S6111898 A JPS6111898 A JP S6111898A JP 11404285 A JP11404285 A JP 11404285A JP 11404285 A JP11404285 A JP 11404285A JP S6111898 A JPS6111898 A JP S6111898A
Authority
JP
Japan
Prior art keywords
signal
fdd
signal transmission
demodulation
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11404285A
Other languages
English (en)
Inventor
手塚 要次郎
中馬 顕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11404285A priority Critical patent/JPS6111898A/ja
Publication of JPS6111898A publication Critical patent/JPS6111898A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、多重化信号伝送システムに係り、特に複数の
・記憶装置から単数の制御装置に多重化信号を伝達する
多重化信号伝送システムに関する。
〔発明の背景〕
第1図は、従来の多重化信号伝送システムの一例を説明
するための図である。図中、2a〜2Dは該FDD2a
〜2Gの制御を行なうフロッピィディスク制御装置〔以
下FDC(FLOPPY DISK C0NTR0LE
R)と呼ぶ〕、20tL〜20bは各FDD2a〜2G
に内蔵される復調回路である。
従来技術忙おいて、FDClの選択信号CによりFDD
2Gが選択された場合、FDD2cは、読み出し信号(
記録惰@)を復調回路20Qにより復調した復調信号a
を多重化伝送ラインAK出力し、FDCl に入力する
様構成されている。選択されない他FDD2a、2bが
、信号伝送(出力)を行なわないため、多重化信号ライ
ンAはFDD2Qに専有される。
しかしながらこの様な多重化信号伝送システムは、各F
DDに信号復調回路を設けているため、FDDのコスト
高を招くと言う問題点を有する。
この問題点を解決するために、従来、第2図に示す如く
、信号復調回路30をFDD3のみに設け、他の信号復
調回路を有しないFDD4a〜4Gの信号出力(記録情
報)は、全てFDD 5の信号復調回路30により復調
後FDCIに入力される方式が提案されて〜、・る。更
に詳述すれば本システムはFDCl の選択信号Cによ
りFDD4cが選択された場合、FDD4cは復調前の
読み出し信号b(記録情報)を伝送ラインBを介してF
DD 3の信号復調回路30に出力し、復調後の読み出
し信号αを伝送ラインAを介してFDCIK出力するも
のである。
しかしながらこのシステムは、図からも明らかな様に、
伝送信号ライン、が2段V@(ラインA及びB)に分れ
るためシステム構成が複雑化すると共K、信号復調回路
3oを内蔵するFDD3において各FDD4 tL〜4
Gからの伝送ラインBとの接続部が、それぞれFDD 
a a〜4G独立に実装する8賛があるため、FDD 
3の該接続部は、他のF’DD4a〜40の接続部と異
違する構造としなければならないと言う問題点を有する
同、この様なシステムは、文献インタフェース「両面倍
密度フロッピーディスクのインターフェース設計」の記
事(1979年7月沈16.P75〜96頁)に記され
ている。
〔発明の目的〕
従って本発明の目的は、上述の如き従来の問題点を除去
することであり、伝送ラインの多段化及び伝送ラインの
接続部を異種とすることなしに安価に、共通の信号復調
回路を使用することができる多重化信号伝送システムを
提供することである。
〔発明の概要〕
このため本発明にあっては、各記憶装置と制御装置を同
一の信号伝送ラインで接続し、少なくとも1つの記憶装
置は、自装置の記録情報を自装置の復調回路により復調
後前記信号伝送ラインを介して制御装置に出力すると共
に1他装置の記録情報を自装置の復調回路に該信号伝送
ラインを介して入力し、自装置・の復調回路によ−り復
調後前記信号伝送ラインを介して出力する信号制御回路
を備えて成る。
〔発明の実施例〕
以下本発明の一実施例を第3図及び第4図を用いて詳細
に説明する。第3図は本発明による多重化信号伝送シス
テムを説明するためのフロッピィディスク制御装置(F
DC)及び複数のフロッピィディスク装置(FDD)か
ら成るシステム構成図であり、第4図は第3図の詳細を
説明するための図である。
まず第3図を用いて本発明の一実施例の概要を説明する
。図中、1はフロッピィディスク制御装置CFDC)、
22eLは信号復調回路30を内蔵するフロッピィディ
スク装置(FDD)、224及び220は信号復調回路
を備えないフロッピィディスク装置(FDD)である。
本発明による多重化信号伝達システムは、例えば、FD
CI  よりFDD226を選択する選択信号Cが送出
された場合、FDD22Gの復調前の読み出し信号b(
記録情報)は多重化信号伝達ラインAを介してFDD 
22 aの信号復調回路30に入力され、復調後の読み
出し信号aは、FDCIに出力される様構成される。こ
の様に本システムは、一本の多重化信号伝達ラインAと
、FDD22aに内蔵される各FDD共通の信、号復調
回路30とから成る。
次に第4図を用いて本発明によるFDDの詳細を説明す
る。図中、1はFDC,22αは復調回路50を備える
PDD、22A及び22Gは復調回路を備えないFDD
である。また、FDD22aは、他のFDD22A及び
220から読み出された読み出し信号(復調前の記録情
報)Aを復調し、読み出し信号(復調(支)αとして出
力するためのアンドゲート41及び42α、受信回路4
3、信号制御回路44を備えている。
まず、FDClからF’DD22 Gを選択する選択信
号Cが出力された場合、FDD22Gは読出回路45.
6よりアントゲ−) 42cを介して読み出し信号b(
復調前の記録情報)をFDD22cLに入力する。この
場合信号制御回路44の端子44cL、471A、44
Qは開放状態となっているので、前記FDD22αの読
み出し信号a−(復調前)は、受信回路43を介して復
調回路30に入力される。復調後の読み出し信号aは、
アンドゲート41を介してFDCIK入力され、情報の
読み出しが完了する。
FDCIからFDD22cLを選択する選択信号Cが出
力された場合、FDD22aは、まず読出回路45αか
らの読み出し信号(復調前の記録情報)をアンドゲート
42α、受信回路43を介して復調回路30に入力する
。復調後の読み出し信号αは、アンドゲート41を介し
てFDCIに入力され、処理が卑了する。尚、この場合
も、信号制御回路44の端子446〜44Gは開放状態
である。この様に本発明による多重化信号伝送方法は、
FDD 22 aの信号復調回路30を、他のFDDと
共通に使用することができる。
以上述べた実施例は、1つのFDDのみに信号復調回路
が内蔵されている例である。次に他の実施例として2つ
のFDDに信号復調回路が内蔵されている例を説明する
2つのFDD個々に復調回路が内蔵されている場合、ど
ちらか−万のFDDの復調回路を各FDDの共通回路と
して使用する。本実施例では、第4図に示すFDD 2
2 bの回路構成がFDD22αと同一構成で復調回路
を備え、FDD22Aの復調回路を各FDDの共通に使
用する場合について説明する。
この場合、FDD22aの復調された読み出し信号αの
出力を阻止するために、FDD22り信号制御回路44
の端子44aと端子4aCを短絡し、アンドゲート41
の一方の入力を10′に設定する。故K、FDD22 
aは、FDD22 G同様に復調回路を有しないFDD
として、前記実施例の如く使用される。同、FDD22
 bの信号制御回路の端子は全て開放状態に設定する。
更に、全てのF’DD K信号復調回路を個々に有し、
% FDD内蔵の復調回路の使用(第1図に示す例と同
様な使用)は、各FDDの信号制御回路A4の端子44
cLと44邊を短絡することにより、実現することがで
きる。
〔発明の効果〕
以上述べた如く本発明によれば、同一の信号伝送ライン
を用いて、復調回路を有しない他記憶装置の記録情報の
伝送を行なうことにより、信号伝送ラインの多段化及び
伝送ライン接続部を異種とすることなしに安価に、共通
の信号復調回路を使用することができる多重化信号伝送
システムを提供することができる。
【図面の簡単な説明】
第1図及び第2図は、従来の多重化信号伝送システムを
説明するための図。第3図は本発明による信号伝送シス
テムの概要を説明するための図、第4図は本発明の一実
施例である信号伝送システムの記憶装置を説明するため
の図である。 符号の説明 1・・・フロッピィディスク制御装置(FIDC)22
tL・・・復調回路を備えるフロッピィディスク装置(
FDD) 22A、2:C・・・復調回路を備えないフロッピィデ
ィスク装置(FDD) 30・・・復調回路 45a〜4SC,・・・読出回路 44・・・信号制御回路 A・・・信号伝送ライン C・・・選択信号

Claims (1)

  1. 【特許請求の範囲】 記録情報を記録する複数の記憶装置と、記憶装置の制御
    を同一信号伝送ライン上で行なう制御装置とから成り、
    制御装置からの選択信号により選択された記憶装置の記
    録情報が復調後制御装置に出力される多重化信号伝送シ
    ステムにおいて、前記複数の記憶装置の内少なくとも1
    つの記憶装置は、 該選択信号により自装置が選択された場合、自装置の記
    録情報を自装置内の復調回路により復調後、前記信号伝
    送ラインを介して制御装置に出力し、 前記選択信号により他記憶装置が選択された場合、他記
    憶装置の記録情報を前記信号伝送ラインを介して入力し
    、自装置内の復調回路により復調後、該信号伝送ライン
    を介して制御装置に出力する信号制御回路を備えること
    を特徴とする多重化信号伝送システム。
JP11404285A 1985-05-29 1985-05-29 多重化信号伝送システム Pending JPS6111898A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11404285A JPS6111898A (ja) 1985-05-29 1985-05-29 多重化信号伝送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11404285A JPS6111898A (ja) 1985-05-29 1985-05-29 多重化信号伝送システム

Publications (1)

Publication Number Publication Date
JPS6111898A true JPS6111898A (ja) 1986-01-20

Family

ID=14627572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11404285A Pending JPS6111898A (ja) 1985-05-29 1985-05-29 多重化信号伝送システム

Country Status (1)

Country Link
JP (1) JPS6111898A (ja)

Similar Documents

Publication Publication Date Title
AU589815B2 (en) Bus interface circuit for digital data processor
JPS6111898A (ja) 多重化信号伝送システム
JPS5933360U (ja) コネクタ
JPH0137777B2 (ja)
EP0482828A3 (en) Message-oriented bank controller interface
JPS63231665A (ja) バス有効利用方式
JP2739789B2 (ja) データ送受信システム
JPS635335Y2 (ja)
EP0286907A3 (en) Pulse code modulation decommutator interfacing system
SU605208A1 (ru) Устройство дл сопр жени цифровой вычислительной машины с внешними устройствами
JPS56116349A (en) Information transmission system
JP2749195B2 (ja) Dtmf信号受信回路
JPS59104248U (ja) 伝達冗長回路
SU711569A1 (ru) Устройство дл выделени кода
JPS6086607A (ja) デ−タ・プロセスの順序制御方式
JPS596203U (ja) 中間値のアナログ信号選択回路
JPS61131632A (ja) 多重伝送のデ−タフオ−マツト方式
JPS58101246U (ja) アナログ信号選択処理装置
JPS5843767B2 (ja) 共通信号母線方式
JPS6284358A (ja) 入出力装置制御方式
JPH07120955B2 (ja) 光伝送方式
JPH02136000A (ja) データ転送方式
JPS60128550A (ja) 全2重通信方式
JPS58123648U (ja) 情報処理システムにおけるル−プライン切替器
JPS61288635A (ja) ワ−ドシリアルデ−タ転送方式