JPS6111467B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は結晶欠陥吸収手段を具えた絶縁膜分離
構造を有する半導体装置に関するものである。

半導体基板内に能動素子及び受動素子を多数個
形成したIC，LSI等の半導体装置においては、各
個別素子を電気的に分離するいわゆるアイソレー
シヨン領域が設けられる。このアイソレーシヨン
を行うための方式は多くあるが、基板と接合との
間の容量を減らす点で優れた特徴を発揮する酸化
膜分離方式が最近広く採用されている。この酸化
膜分離方式は製法が安定している上、上記特徴の
ため高周波特性の点で最適である。

これを加えてこの方式は分離を行うための酸化
膜が基板内に占める面積が小さくなるためにこの
分集積度が向上する利点もある。

しかしこの方法は、電気的に活性となる領域い
わゆ上述のような素子領域が多数個形成されるの
でこの多数の領域にわずかでも異常な欠陥群が形
成されると半導体装置全体にわたつて動作不可能
となるおそれが生ずる。

例えばバイポーラメモリにおいて4Kラムを作
る場合、活性領域となる半導体島はフリツプフロ
ツプで構成される１ビツト動作する時4000×２ケ
も必要とするが、この中に５〜10ケでも欠陥群が
発生すると全ビツトの動作が不可能に近くなり、
もし動作したとしても非常に歩留りは低くなる。

第１図ａ乃至ｄは従来における絶縁膜分離構造
を有する半導体装置の製法を示すものである。以
下工程順に説明すると、先ずａのようにシリコン
基板１を用意し、この上に酸化法により下敷酸化
膜２を形成し、さらにこの上にシリコン窒化膜３
を形成し部分的にレジスト４を形成する。次にｂ
のようにレジスト４をマスクとしてプラズマエツ
チヤーで低濃度酸素を含むフツ化シリコン
（SiF₄）ガス中で上記シリコン窒化膜３を除去し、
さらに弗酸系のエツチヤントで下敷酸化膜２をエ
ツチング除去する。続いてｃようにプラズマエツ
チヤー等で部分的にシリコン基板１を所望深さだ
けエツチングする。続いてｄのように基板１表面
にチヤンネルカツト用にボロンを注入した後レジ
スト４を除去し、前処理をして酸化性雰囲気中で
低温、長時間酸化して分離用として働く酸化膜５
を形成する。この後酸化膜形成に際し成長したシ
リコン酸化膜を除去し、シリコン窒化膜を除去す
ることにより酸化膜分離構造を完成する。

この後基板１のシリコン島７内に所望の素子領
域を形成することにより半導体装置が完成する。

ここで第１図ｄの工程において、基板１のエツ
チされずに残つたシリコン島７とエツチされて酸
化膜５に変えられた領域の境界において結晶欠陥
６が分布しているのが認められる。この欠陥６は
境界の特に彎曲する部分に集中して生ずる。

この欠陥は、下敷酸化膜／窒化膜の構成比を適
当な値にしかつ膜厚を変化させ、プロセス熱処理
条件をくふうすることにより極力抑えることはで
きる。

しかしながらこれらの欠陥を皆無にすることは
不可能であり、第２図のようにシリコン島７が多
数並んだラム等のメモリセル群においては、内在
する結晶欠陥が平均化されて平衡を保つ時はシリ
コン島内に欠陥集中はないが、内部に局存するミ
クロな欠陥がトリガとなつて熱処理中に結晶群内
に分散して存在すべき欠陥が平衡を破つてあるシ
リコン島に集中して集められる現象が起りやす
い。この現象は×印で示すシリコン島に発生した
時その周りの酸化膜直下のシリコン基板にも多く
の欠陥６が発生し、周りのシリコン島には全く欠
陥は観察されない。この現象はジルトルエツチ等
で知られている公知の欠陥観察用エツチヤントを
用いることでエツチビツト、スリツプライン、ス
タツキングフオールト等を観察することで簡単に
確められる。

通常メモリセル等の素子を構成するシリコン島
７の巾は５〜10μｍ、長さは22〜25μｍ程度の形
状であり、結晶欠陥はこの形状の島全体に集中し
周りの他のシリコン島はこの欠陥から開放されて
いるのが常である。

しかしながらメモリセル等を造る時はこれらの
シリコン島のたとえ１ケにでも結晶欠陥の集中が
あると、その島内に形成されるPN接合がすべて
異常になる。これらの異常現象は例えばバイポー
ラ素子ではエミツタがベースを突き抜けてコレク
ターエミツタ間のチヤンネルを起こしたり、Ｖ_CB
Ｏ，Ｖ_EBO等の逆方向バイアス時のリーク電流が極
めて大きくなつてシリコン島１ケ内のトランジス
タアクシヨンが不可能となる形で現れてくる。メ
モリセル群内にこのような欠陥集中が１ケ所でも
あると、メモリは１ビツト動作不良を起こして用
をなさなくなる。ゲートアレイで代表されるロジ
ツクについても同様である。

したがつて、本発明の目的は半導体島と酸化膜
との境界部に結晶欠陥が生じない絶縁膜分離構造
を有する半導体装置を提供するものである。

このような目的を達成するため、本発明は素子
を形成すべき半導体島とならない部分に島状で半
導体島より小さい結晶欠陥吸収手段を設けるもの
で、以下実施例を用いて詳細に説明する。

第３図ａ乃至ｄは本発明の一実施例による酸化
膜分離構造を有する半導体装置の製法を第１図ａ
乃至ｄの従来製法に対応して示す断面図である。

先ずａのようにシリコン基板１を用意しこの上
に下敷酸化膜２を形成し、さらにシリコン窒化膜
３を形成して部分的にレジスト４でマスクする。
次にｂのようにレジスト４をマスクとしてシリコ
ン窒化膜３を除去し、さらに下敷酸化膜２をエツ
チング除去する。次にｃのようにシリコン基板１
を部分的に所望深さだけエツチングする。続いて
ｄのように基板１を酸化して分離用酸化膜５を形
成する。この時基板１内に素子を形成すべきシリ
コン島７とは別な部分にこれよりも形状の小さい
他のシリコン島８を部分的に形成する。シリコン
島７の寸法が前述のように巾５〜10μｍ、長さ22
〜25μｍであるのに対し、他のシリコン島８はこ
れよりも小さく巾、長さとも１〜２μｍに形成さ
れる。

第１図ｄのように比較的大きなシリコン島７に
あつては、寸法が大きいため欠陥６が酸化膜５と
境界をなす領域に分散された状態で平衡を保つて
いる。これに対して、第３図ｄにおけるシリコン
島８は寸法が小さいため、内存する欠陥数は上記
と同じでも欠陥密度は異常に高くなる。

すなわち、大形、小形の各シリコン島が隣接し
共存する基板を熱処理する過程で、欠陥密度の高
い小形のシリコン島８は内部歪が大きくなり、平
衡を保とうとしてその周辺の欠陥を第３図ｄの矢
印のように一層集めようと働く。したがつて大形
のシリコン島６内にある欠陥は小形のシリコン島
８に向つて移動し、はき出されるようになつてや
がて小形のシリコン島８は大欠陥群の島となつて
成長する。

第４図はこれを具体的に示すものであり、例え
ばメモリセルが形成されている領域（ａ―ｂ―ｃ
―ｄ）内の不要な基板１部分に小形のシリコン島
８を大形のシリコン島７と平衡に形成することに
より、欠陥６は小形のシリコン島８内に集中し大
形のシリコン島７には欠陥群は発生しなかつた。
すなわち小形のシリコン島８は欠陥吸収用手段と
しての働きをすることができる。

以上により従来構造において、基板全体の欠陥
を極力少くするのにもかかわらずいずれかの大形
のシリコン島内に欠陥群が発生していたため大集
積化を計る程歩留りが低くなつていた欠点を除去
することができる。小形のシリコン島の形成手段
としては、特に余分な工程（写真製版、インプ
ラ、拡散、エツチング等）を必要とせず通常のの
工程で高歩留りを得ることができる。

第４図の領域（a′―b′―c′―d′）内に極めて小
形のシリコン島を複数個形成したり、円形、Ｌ
形、フイシユ、ボーン形等の小形のシリコン島を
酸化膜分離領域内の素子の形成されない領域に配
置することにより同じような効果を得ることがで
きる。

第５図ａは他の実施例を示すもので、酸化膜５
の中央部の一部が下地半導体である基板１に向つ
て突出して基板１に凹部９が形成された構造とな
つている。これにより、酸化膜５の上記突出部、
すなわち基板１の凹部９の近傍の半導体領域に小
形のシリコン島に相当する結晶欠陥吸収手段が形
成される。

第５図ｂはまた他の実施例を示し、小形のシリ
コン島８上のみに直接シリコン窒化膜１０を形成
し、この部分のみに結晶欠陥を強制的に酸化工程
で形成した例である。

第５図ｃはさらに他の実施例を示し、小形のシ
リコン島あるいは上記のように堀り下げた領域に
結晶欠陥を生む材料をイオン注入、拡散等の方法
で導入した例である。

いずれにおいても欠陥吸収用手段として働かせ
ることにより前記と同じ効果が得られる。

以上説明して明らかなように本発明によれば、
素子を形成すべき半導体島とならない部分に島状
で半導体島より小さい結晶欠陥吸収手段を設ける
ことにより、半導体島と酸化膜との境界部に結晶
欠陥のないあるいは極めて少ない半導体装置が得
られる。

【図面の簡単な説明】

第１図ａ乃至ｄは従来の半導体装置の製法を示
す断面図、第２図は第１図の製法による半導体装
置を示す斜視図、第３図ａ乃至ｄは本発明の一実
施例の半導体装置の製法を示す断面図、第４図は
第３図の製法による半導体装置を示す斜視図、第
５図ａ乃至ｃは本発明の他の実施例を示す断面図
である。 １……シリコン基板、２……下敷酸化膜、３，
１０……シリコン窒化膜、４……レジスト、５…
…分離用酸化膜、６……結晶欠陥、７……大形の
シリコン島、８……小形のシリコン島、９……凹
部。

Claims (1)

1. 【特許請求の範囲】 １ 能動素子、受動素子が形成されるべき半導体
   島と、これら半導体島間を電気的に絶縁する絶縁
   膜とを有し、上記半導体島とならない部分に島状
   で半導体島より小さい結晶欠陥吸収手段を具えて
   なることを特徴とする絶縁膜分離構造を有する半
   導体装置。 ２ 結晶欠陥吸収手段が半導体島として働く領域
   よりも形状の小さい別な半導体島よりなることを
   特徴とする特許請求の範囲第１項記載の絶縁膜分
   離構造を有する半導体装置。 ３ 絶縁膜の一部が下地半導体に向つて突出して
   おり、結晶欠陥吸収手段がこの絶縁膜突出部近傍
   の半導体領域よりなることを特徴とする特許請求
   の範囲第１項記載の絶縁膜分離構造を有する半導
   体装置。