JPS61114356A - 冗長アドレツシング情報を有するカタログ式メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、一般に計算機のメモリ組織に関するものであ
る。具体的にいえば、誤り検出のためのカタログ式メモ
リ用の冗長ページ識別に関するものである。

Ｂ、開示の概要 本発明ではキャッシュ・メモリ用の冗長な誤り検出アド
レッシング・コードが開示される。ディレクトリは、論
理データ・アドレスをデータがブロックとして記憶され
ているキャッシュ中の物理アドレスに変換する１本発明
のブロックは、論理データ・アドレスや物理キャッシュ
・アドレスなどの冗長アドレッシン偽情報を含むように
拡張される。キャッシュからあるブロックにアクセスす
ると、冗長アドレッシング情報をディレクトリ・アドレ
ッシング情報と比較して、正しいデータにアクセスした
ことを確認する。

Ｃ０従来技術 計算機システムは、典型的な場合、メモリのアドレスに
よってそのメモリにアクセスする。簡単な計算機メモリ
では、各記憶位置が一義的なアドレスを持っており、読
取りまたは書込みのためにそのメモリの内容にアクセス
するとき、計算機は所望の位置と一義的に関連するアド
レスをもたらす、しかし、さらに高度な計算機メモリ・
システムでは、カタログ式メモリを使用している。カタ
ログ式メモリとは、カタログ式メモリの物理記憶位置が
、その時々に異なるアドレスのデータに割り振られるも
のである。その際、所望データの物理記憶位置とアドレ
スの対応をつけるため、ディレクトリと呼ばれる追加メ
モリがメモリ・システムに含められる。すなわち、処理
装置がカタログ式メモリにアクセスすることを希望する
場合、まずディレクトリに照会して、アドレスさ九たデ
ータが現在カタログ式メモリのどの物理位置に記憶され
ているかを決定する。カタログ式メモリの最も普通の例
は、キャッシュ・メモリである。キャッシュ・メモリは
、典型的な場合、比較的高速のメモリで、より大型であ
るがかなり低速の大容量記憶装置に連結されている。し
ばしば、２０４８バイトが、１ページという形で表され
る大量のデータのブロックが、大容量記憶装置からキャ
ッシュ・メモリに転送される。ディレクトリは、大容量
記憶装置のアドレスされた位置がキャッシュ・メモリの
どこに記憶されるかについての情報を含んでいる。その
後、処理装置がメモリにアクセスを希望するときは、低
速の大容量記憶装置ではなくて、高速のキャッシュ・メ
モリにアクセスする。

ある時点でキャッシュ・メモリの内容が大容量記憶装置
に転送され、ディレクトリが更新された後。

キャッシュのその記憶域を大容量記憶装置の別のページ
用に使うことができる。

計算機アーキテクチャにおける最近の発展は。

ディスク記憶装置にキャッシュ・メモリを追加すること
である。ディスク・キャッシュは、二重の目的に使われ
る。これは、低速のディスクと高速の計算機バスの間の
バッファとして働き、かつ処理装置がずっと低速のディ
スクに独立にアクセスする必要なく、ディスク・キャッ
シュにランダムにアクセスすることができる。この種の
ディスク・キャッシュは、米国特許出願第２７０９５１
号に開示されている。

ディスク・キャッシュを備えた計算機システムを、第１
図のブロック・ダイアグラムに示す、処理装置が、半導
体メモリ・チップの主記憶装置１２と連結している。入
出力チャネル１４が処理装置１０を複数のキーボード端
末、表示端末１６および入出力制御装置１８に接続して
いる。この入出力制御装置１８は、それぞれ容量２００
メガバイトの４個のディスク装置２０をサポートする。

ディスク２０と処理装置１０の間のデータ記憶およびデ
ータ流れの管理は、マイクロプロセッサ２２が、その読
取り専用記憶装置２４中の制御プログラムと、さらにラ
ンダム・アクセス記憶装置２６を使って行う。

ハンドシェーク論理２８がマイクロプロセッサ２２と処
理装置１０の間の相互作用を実現し、それと同様のハン
ドシェーク論理３０がディスク装置２０との間で同様の
相互作用を実現する。

ハンドシェーク論理は、単一のデータ転送経路を使う複
数のソースからの要求を解決するための手段である。複
数ソースのうちの一つまたはいくつかが、同じ時点にそ
の経路を使う許可を要求する。ハンドシェーク論理中の
所与の中央制御装置が、これらの衝突する要求を解決し
、どの装置にデータ転送経路を使われるかについての許
可を与える。アクセスを許可する際に、どんな特定の優
先順位を使うかは本発明にとって重要ではない。

特定の装置に許可が与えられると、その装置はデータの
転送を始める。すなわち、ある装置からのデータ転送に
は、かならずその装置からの要求とそれに続くその装置
への許可が先行する。ハンドシェーク２８および３０は
、当業者には周知の様々な方法で実現することができる
。

マイクロプロセッサ２２は、高速制御ハードウェア３２
によって入出力制御装置１８の論理を制御する。データ
・レジスタ３４が入出力制御装置１８と入出力チャネル
１４の間でデータを緩衝し。

もう一つのレジスタ３６がディスク装置２０に対する緩
衝をもたらす、キャッシングを望まない適用業務では、
相互接続バス３８で相互接続されたデータ・レジスタ３
４と３６を介して、処理装置１０とディスク装置２０の
うちの１個との間で直接にデータを転送することができ
る。容量３８４キロバイトの半導体キャッシュ記憶装置
４０が、それ自体のデータ・レジスタ４２を経て、追加
相互接続バス４４と４６によってデータ・レジスタ３４
および３６に接続されている。ランダム・アクセス記憶
装置２６は、現在キャッシュ４０に記憶されているディ
スク装置２０の記憶スペース・ページ用のディレクトリ
専用である。もちろん。

ポーター（ｐｏｒｔｅｒ）の米国特許第４２２５９９２
号に開示されているような、その他の型式のキャッシュ
制御装置も可能である。

通常の一連の操作では、処理装置が１個のディスク装置
２０のページにアクセスする。そのページと普通はその
前後の１ベージないし数ページが、アドレスされたディ
スク装置２０からキャッシュ４０に転送される０次に要
求された１ページが、さらにキャッシュ４０から処理装
置１０に転送される。その後のアクセスの際には、ラン
ダム・アクセス記憶装置２６中のディレクトリに照会し
て、要求されたページが現在キャッシュ４０に入ってい
るかどうかを確認する。入っている場合は、ディスク装
置２０に対する物理アクセスはなく、アクセスはキャッ
シュ４０に対して直接行われる。

ある時点で、キャッシュ４０は一杯になり、ディスク装
置２０の新しいページにさらにアクセスするには、キャ
ッシュ４０のページの一部を、キャッシュ４０から取り
除いて固有ディスク装置２０に移す必要がある。ディク
ソン（Ｄｉｘｏｎ）等は、キャッシュされたページのう
ちのどれをキャッシュ４０から取り除くべきかを決定す
るための効率的アルゴリズムを記載している。もちろん
、キャッシュ４０からあるページを取り除いて別のペー
ジを入れる場合は、ランダム・アクセス記憶装置２６中
のディレクトリを更新する必要がある。

３８４キヤバイトのキャッシュ記憶装置４０は。

３９３．２１６バイトのデータ記憶容量をもち。

第２図の表に示されているように、２キロバイト（２０
４８バイト）のページに編成されている。

すなわち３８４キロバイトのキャッシュ４０は１９２ペ
一ジ分のデータを含むことができ、各ページは２進境界
に配列されている。データは、一度に１バイトずつデー
タ・レジスタ３４．３６を経て転送されるので、キャッ
シュ記憶装置４０にランダムにアクセスするのに必要な
アドレッシング・ビットは合計１９ビツトである。しか
し、２進境界配列すなわち２０４８＝２”のため、アド
レッシング・ビットの高位８ビツトがページを識別し。

低位１１ビツトがそのページ内のバイトを指す。

この配列は、１度に１ビツトずつページ全体にアクセス
することについて、自明の利点を持っている。

第２図に示したページ番号は、キャッシュ・ページ番号
であることを強調しておかねばならない。

ディレクトリは、キャッシュ・ページ番号をディスク・
ページ番号、すなわちキャッシュ中のデータの起点また
はその宛先である。ディスク装置２０中の位置と関係づ
ける表を含んでいる。ディクソン等は、前掲の特許で、
容易に更新できる効率的なディレクトリ組織を提供して
いる。ディレクトリは、キャッシュされたデータに正し
くアクセスするための唯一の手段なので、上記のキャッ
シュ・メモリ・システムにとって非常に重要な構成要素
であることは自明のはずである。

第１囚に示したディスク・キャッシュは、ディスク・フ
ァイルと計算機システムの残りの部分との間のデータ流
れを大いにスピードアップすることができる。しかし、
キャッシュされたデータを使うと、新しい種類のシステ
ム・エラーが入ってくる。ＴｌＬ代の計算機では、電子
信号の誤差限界が低すぎるため、フラグがつかず訂正さ
れない偶然の誤りが受諾できないと一般に考えられてい
る。

記録されたデータは、データ回線上の雑音および、書込
み、記憶、読取り中の媒体に関係する欠陥によって損傷
を受けることがある。データ・エラーの問題は、従来パ
リティ−検査、ＣＲＣ（巡回冗長検査）、ＥＣＣ（誤り
訂正コード）を使って対処してきた。従来はデータ経路
がかなり短かかったため、この種の検査および誤り訂正
法が効果的に働いた。データ・バッファは本来順次式で
、データ順序が変わる機会はほとんどなかった。しかし
、キャッシュ・メモリの導入により、データ組織がカタ
ログまたはディレクトリに依存するようになった。キャ
ッシュ中のすべてのデータは、既にパリティ−検査され
ており、ＣＲＣまたはＥＣＣを使う場合は、誤りが訂正
できる。しかし、キャッシュ中の間違ったページがアド
レスされた場合は、このようなデータ検出やデータ訂正
は何の役にも立たない、データ自体には誤りがなく、間
違ったデータだというだけである。

キャッシュの操作しやすさの一般的テスト法が、ジョイ
ス（Ｊｏｙｃａ）等の米国特許第４１９０８８５号およ
びザルツ（Ｓａｌｔｚ）等の米国特許第４３５７６５６
号に記載されている。これらの方法は。

通常の７ドレツシングとは別のテスト・アルゴリズムを
含んでいる。

もちろん、ディレクトリを含むメモリに対して誤り検出
および誤り訂正を行うことは可能である。

シェルベルブ（Ｓｈａｌｂａｒｇ）等は、米国特許第４
０８４２３６号で、ディレクトリに含まれるアドレス用
の検査ビットを使って、無効アドレスを検出できるよう
にすることを開示している。レディ（Ｒａａｄｙ）は、
米国特許第３８４０８６２号で。

ディレクトリ中で追加タグを使用することを開示してい
る。このタグを使って、無効キャッシュ位置を検出する
ことができる。チャン（Ｃｈａｎｇ）等も、米国特許第
４１９７５８０号で、ディレクトリ中に妥当性ビットを
使用することを開示している。ただし、彼等の妥当性ビ
ットは、ディレクトリ内容が現在有効であるかどうかを
示すものである。フラナナシエク（Ｆｒａｎａｎａｓｚ
ｅｋ）も、ｒＩＢＭ技術開示雑誌」第２５巻第５号、１
９８２年１０月刊、　　（Ｉ　Ｂ　Ｍ　　Ｔｅｃｈｎｉ
ｃａｌ　ＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ、　Ｙ
ｏｕ、　２５．　Ｎｏ、　５．０ｃｔｏｂｅｒ、　１０
９２）の２６２１〜２６２２ページに所載の論文「電子
ドラムからの区分ページ転送」　（“Ｐａｒｔｉｔｉｏ
ｎｅｄｐａｇｅ　　Ｔｒａｎｓｆｅｒ　　ｆｒｏｍ　　
ａｎ　　Ｅｌｅｃｔｒｏｎｉｃ　　Ｄｒｕ鳳”）　で、
ディレクトリ中の１種の妥当性ビットを開示している。

ディレクトリ内容に誤り検出コードまたは誤り訂正コー
ドを付は加えると、ディレクトリに入った誤りを除去す
るのに有用である。しかし、電気回線の雑音のために間
違ったアドレスがディレクトリ中で正しくコード化され
たり、正しいアドレスが雑音のある回繰上をキャッシュ
・メモリに転送されて正しいアドレスがキャッシュ中で
間違ったアドレスにアクセスすることになったりするこ
とがある。上記のどの特許も、この種の誤りを検出する
のに有用な方法を記載していない、最後に、ディクス・
キャッシュに付随するキャッシュ・アルゴリズムが非常
に複雑である。可能なコード経路が多すぎるため、コー
ドの徹底的なテストが可能でない、その結果、未知のコ
ード・エラーが生じて、ディレクトリとキャッシュの間
で不正確な通信が起こることがあり得る。

Ｄ１発明が解決しようとする問題点 したがって、カタログ式メモリに加えられた誤まったア
ドレスの検出を実現することが、本発明の一目的である
。

可能な最大数の誤り発生源をカバーする、誤まったアド
レスの検出を実現することが１本発明の第２の目的であ
る。

Ｅ０問題点を解決するための手段 本発明は、カタログ式メモリ用の冗長アドレッシング・
コードを提供する。ディレクトリ内にはカタログ式メモ
リの内容が完全に目録化されている。さらに、カタログ
式メモリの各ブロックは、ディレクトリに含まれる情報
に対して部分的にまたは完全に冗長なアドレッシング情
報を含む、追加アドレス・コーディング・セクションを
含んでいる。カタログ式メモリにアクセスする場合、デ
ィレクトリに照会することによって、カタログ式メモリ
中の正しいブロックが得られる９次に冗長アドレッシン
グ・コードをディレクトリ・メモリの内容と比較して、
カタログ式メモリ中の正しいブロックにアクセスしたこ
とが確認される。

Ｆ、実施例 本発明によれば、キャッシュ・メモリに記憶されている
データの各ページには、ページ識別子がついているが、
これはキャッシュにアドレスするためディレクトリに記
憶されているものと同じ情報の大部分を含んでいる。キ
ャッシュ・メモリは第３図に示した表にもとづいて編成
されている。

各ページは、２キロバイト（２０４８バイト）のデータ
を含んでいる。このデータはそれ自体エラー・コーディ
ングを含むことができる。しかし、キャッシュ内のブロ
ックは、さらにアドレス・コーディング・サブブロック
中に、データ・ページのアドレスを識別するためのペー
ジＩＤを含むように拡張されている。その結果、各ブロ
ックは２０４８バイトから２０５２バイトに拡大される
。

上記で考察した同じ３８４ＫＢのキャッシュ４０の場合
、本発明では使用できるページ数は１９２から１９１に
１７２％減少する０本発明の難点は、ページ境界がもは
や２進境界でないことである。

そのため、キャッシュ・メモリの高位８アドレス行の特
定アドレスが、必ずしもキャッシュされた１つのページ
を指さない、したがって、キャッシュされたデータの＃
Ｉ標付けがより難しくなるが、マイクロプロセッサ２２
の追加指標付は作業は比較的僅かであり、キャッシュ・
アルゴリズム時間はほとんど増加しない。

表１に、ページＩＤの書式を示す、最低位バイトである
バイトＯは物理キャッシュ・ページを識別するもので、
ここで説明する実施例では、０〜１９０の範囲となる。

もちろん、アドレスが正しい場合は、バイトＯの内容と
アドレスは冗長であることを識別すべきである。その場
合のページ識別子の内容は、そのアドレス掛ける２ｏ５
２である。しかし、データ・ページとそれに関連するペ
ージ識別が、キャッシュ中の間違ったブロックに記憶さ
れている場合は、この対応が成り立たない。

ページ識別子の高位３バイトは、ディスク・ページに対
応する。バイト１−３のビットＯ−４はＯにセットされ
ている。これらのビットはディスク・ページを表すのに
は不必要で、最小量の誤り検出しか行わない、ビット５
−６は４つのディスク装置２０のディスク・ドライブ番
号を識別する。

ビット７−２３の１７ビツトは、ページまたはブロック
の相対ブロック・アドレス（ＲＢＡ）を識別する。

ＲＢＡの１７ビツトは、４個のうち何れかの２００ＭＢ
ディスクディスク装置２０ックを一義的に識別する。こ
の用途に使うＲＢＡは、前記に引用したディクソン等の
特許のＲＢＡとは少し異なることに注意しなければなら
ない、ディクソン等のＲＢＡは、ディスク装置２０の名
称とさらにブロック内の８つのレコードのうちの一つの
名称を含んでいた。とはいえ、どちらのＲＢＡもディス
ク装置２０の物理記憶位置を指定する働きをする。

ディクソン等が記載したディレクトリは、キャッシュ・
ページとディスク・ページの両方を指す項目を含んでい
る。ディクソン等のディレクトリ中のディスク・ページ
・ポインタは、指標付き追加アドレス・ブロックの使用
を判っている６本発明の場合は、ディレクトリを使って
ディスク・ページ・ポインタおよびキャッシュ・ページ
・ポインタを記憶し検索し、この２種のポインタを対応
づけることができると言うだけで充分である。この項目
は、さらに妥当性ビットおよびディレクトリの効率的な
更新を行うための他のディレクトリ項目に対するポイン
タを含んでいる。ベージェＤ中のすべての有意な情報が
このディレクトリにも含まれており、このページェＤが
ディレクトリに含まれるアドレッシング情報に対して完
全に冗長であることが重要である。

本発明のコンセットにとって、ページェＤがそのページ
に対するディレクトリ情報に対して完全に冗長であるこ
とは不可欠ではない０例えば、ページＩＤがディスク番
号とそのページのＲＢＡを含んでいる場合でも、ベージ
ェＤはキャッシュに含まれるメモリのページのアドレス
を一義的に識別することになる。その上、ベージェＤの
エクステントをさらに減らすして、少くともページ・ア
ドレスに対する若干の誤り検出を実現することが、可能
である。しかしながら、ページェＤをそのように短縮し
てしまうと、ページ・アドレスが−義的に識別されなく
なり、その結果若干の誤りが検出不可能になる。ページ
ＩＤにキャッシュ・ページを含めると、ディレクトリに
含まれるキャッシュ・ページ・アドレス生成の際に起こ
る誤りを検出することが可能になる。

本発明を用いて、キャッシュ・メモリのアクセス毎に、
ページＩＤを、そのキャッシュ・アクセスで使われるキ
ャッシュ・ページおよびディスク・ページと対比して検
査し、正しくキャッシュされたデータがアクセスされて
いることを決定する。

ページＩＤの使用例を、第４図の流れ図に示す。

説明を簡単にするため、処理装置からディスクへの直接
アクセスは行われず、すべてのアクセスがキャッシュ・
メモリを介して行われるものと仮定する。処理装置は、
アクセスを行う際に、アクセスすべきディスク・セクタ
ーを指定する０次に入出力制御装置１８中のマイクロプ
ロセッサが、このセクターの常駐するディスク・ページ
を決定し、その後マイクロプロセッサ２２がディレクト
リに照会して、そのディスク・ページが現在キャッシュ
に常駐しているかどうかを決定する。そのディスク・ペ
ージがキャッシュに入っていない場合。

マイクロプロセッサは、キャッシュ中の使用可能ベージ
のアドレスを生成し、ディレクトリを再配列してその１
つの項目中にそのキャッシュ・ページに対するポインタ
とディクス・ページに対するポインタが含まれるように
する。キャッシュ・ページを使用できるようにするには
１通常は既存のデータ・ページをキャッシュから取り除
いてディスクに移すことが必要である０次にマイクロプ
ロセッサ２２がページＩＤを、ディレクトリ中で指定さ
れたキャッシュ・ブロックの始めに記憶する。

このページＩＤは、ディレクトリ中で新しい項目を作成
するのに使ったものと同じ情報から生成される。

ディスク・ページが既にキャッシュに入っている場合は
、マイクロプロセッサ２２はそのキャッシュ・ページに
どのキャッシュ・ページが対応するのかをディレクトリ
から決定する。上記のディレクトリの決定と再配列は、
前掲のディクソン等の特許に記載されている。

キャッシュ・ページが決定されると、そのキャッシュ・
ページがアドレスしたキャッシュの位置からページＩＤ
を読み取る０次にページＩＤをキャッシュ・ページおよ
びディスク・ページと比較する。すべてのアドレッシン
グ項目とディレクトリ項目が正しく作られていれば、ペ
ージＩＤはキャッシュ・ページおよびディスク・ページ
と対応する。一致していることが決定されると、アクセ
スは完了し、正しいデータがキャッシュ中でアクセスさ
れたことが信じられる。しかし、ページよりがキャッシ
ュ・ページまたはディスク・ページのどちらかと一致し
ない場合、何らかの種類の誤りが起こっている。誤りが
あれば１問題を解決するため適用業務プログラムにフラ
グされる。異なるページＩＤを使ってディレクトリを再
構成することも可能であるが、不一致があることは、基
礎的な問題があり、それが反復するかもしれないという
ことなので、適用業務プログラムが、その後のアクショ
ンについて判断すべきであると思われる。

Ｇ０発明の効果 何れにせよ、アドレッシング情報をキャッシュ・メモリ
のアドレス位置に記憶されている冗長コードと比較する
ことによって、アドレッシング・ディレクトリまたはマ
イクロコードの問題点が検出でき、キャッシュ・メモリ
中の間違ったデータをアクセスすることが防止できる。

最大数の誤りを検出するには、ページＩＤを早期にマイ
クロコード・プロセス中で書き込み、次に処理の際にで
きるだけ後に検査して、その間に起こるマイクロコード
またはハードウェアの誤りが検出できるようにすること
を推奨する。

表エ ページより　４バイト バイト〇　−物理 キャッシュ・ページ バイト１−３− ビット０−４＝０ ビット５−６＝デイスク・ドライブ番号ビット７−２３
＝：相対ブロックアドレス（ＲＢＡ）

【図面の簡単な説明】

第１図は、ディスク・キャッシュを含む計算機システム
の構成図である。 第２図は１通常のキャッシュ・メモリの組織を示す図で
ある。 第３図は１本発明の冗長アドレス・コードを使ったキャ
ッシュ・メモリの組織を示す図である。 第４図は１本発明の冗長アドレス・コードの使い方を示
す流れ図である。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 復代理人　　弁理士　　合　　１）　　　潔第２園　　
　　　　　　第３図

Claims (1)

1. 【特許請求の範囲】 データ情報を記憶するためにメモリが複数のブロックに
   分割されていて、該データ情報が第１のアドレスによつ
   てアドレスされ、該ブロックが第２のアドレスによつて
   アドレスされ、ディレクトリが該第１アドレスと該第２
   アドレスを対応づけるカタログ式メモリにおいて、 前記ブロック中に、前記データ情報と共に、前記第１ア
   ドレスおよび前記第２アドレスから導かれた冗長アドレ
   ッシング情報を記憶しておき、前記ブロックへのアクセ
   ス操作が正しく行なわれたかどうかを前記冗長アドレッ
   シング情報を用いて確認するようにしたことを特徴とす
   るアクセス操作のエラーを検出するための冗長アドレッ
   シング情報を有するカタログ式メモリ。