JPS61113770A - 化学蒸着を制御する方法 - Google Patents

化学蒸着を制御する方法

Info

Publication number
JPS61113770A
JPS61113770A JP19868885A JP19868885A JPS61113770A JP S61113770 A JPS61113770 A JP S61113770A JP 19868885 A JP19868885 A JP 19868885A JP 19868885 A JP19868885 A JP 19868885A JP S61113770 A JPS61113770 A JP S61113770A
Authority
JP
Japan
Prior art keywords
reaction
control gas
deposition
chemical vapor
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19868885A
Other languages
English (en)
Inventor
ウイリアム　アイ．レーラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS61113770A publication Critical patent/JPS61113770A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は化学蒸着（ＣＶＤ）に関するものであり、更に
詳細には、複数個の元素物質が関与するこの様な蒸着の
制御方法に関するものである。
化学蒸着は公知の技術であり、それは物質を蒸発させ、
化学反応を起こさせて、次いで基板上に付着させる。こ
の技術は半導体製造技術に使用するのに適した幾つかの
利点を提供するものであるが、それは幾つかの不所望の
特性を呈する。
′　　　　　　　その様な不所望の特性の１つは、この
技術は複数個の元素物質の付着が関与する適用において
制御することが困難であるということである。例えば、
砒素をドープしたポリシリコンの如き混合物又はタンタ
ルシリサイドの如き化合物の化学蒸着は制御困難である
。何故ならば、構成要素のソース蒸気は同じ速度で分解
しないからである。これに関連して、ドープしたポリシ
リコンの化学蒸着において、ポリシリコン及び砒素等の
ドーパントの構成要素の異なった分解速度は付着におい
てドーパント濃度に不所望の大きな変動を発生させる。
この問題は１反応室を横切っての温度がポリシリコン付
着を最適化させる、例えば５５０℃、６００℃、６５０
℃、に選択されているマルチゾーン炉を確立する通常の
プロセスによって一層悪化される。タンタルシリサイド
の化学蒸着の場合、構成要素は、典型的に、シラン（Ｓ
ｉＨ，）、塩化タンタル（Ｔ　ａ　Ｃ１ｓ）−水素（Ｈ
２）キャリアガスを有している。これらの構成要素の異
なった分解速度の結果、固有抵抗が低い為にＴａＳｉ、
の形態のタンタルシリサイドが望ましいが、より・望ま
しくない形態のＴａ、Ｓｉ、が屡々形成される。　　　
　　　・“ｊタンタルシリサイドの化学蒸着に関するそ
の他の情報は、１９８２年１１月１６日にフエアチアイ
ルドカメラアンドインストルメントコーポレーションに
対し発行された「金属シリサイドを形成する為の金属と
シリコンのＬＰＣＶＤ共付着の方法（ＭＥＴＨＯＤ　Ｆ
ＯＲＬＰＣＶＤ　Ｃｏ−ＤＥＰＯ３ＩＴＩＯＮ　ＯＦ　
ＭＥＴＡＬ　ＡＮＤ　５ＩＬＩ（：ＯＮ　ＴＯＦＯＲＭ
　ＭＥＴＡＬ　５ＩＬＩＣＩＤＥ）　Ｊ　という名称の
米国特許第４，３５９，４９０号に記載されている。
この様な複数個の元素の化学蒸着における困難性は、現
在、温度及び／又は構成要素ガスの偶然的な選択によっ
て成る程度処理されている。この様な選択が存在しない
か又は容認不能の結果を与える場合、付着後加熱サイク
ルを行なって付着した膜を更に反応させることが必要と
なることがある６然しなから、今日迄、これらの技術の
何れもがこの様な複数個の元素の化学蒸着に対し容認可
能な制御を与えるものではない。更に、最近の技術は、
一般的に、複雑性を加えるものであり、従来の化学蒸着
技術にコストが付加されると共に反応中に構造的両問題
を発生するという限りにおいて望ましいものであるに過
ぎない。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消すると共に、改良した化
学蒸着方法を提供することを目的とする。本発明の別の
目的とするところは、所望の反応生成物を確保する為に
複数個の元素物質の化学蒸着の制御方法を提供するもの
である６本発明の更に別の目的とするところは、従来の
化学蒸着技術に有益的に適用可能な方法を提供すること
である。
本発明の１側面に拠れば、複数個の元素物質の化学蒸着
を制御する方法が提供され、該方法は。
ａ）蒸着室を設け、ｂ）異なったソース蒸気分解速度を
持ったソース物質を前記蒸着室内に設けて付着中に複数
個の異なった反応を可能となし、Ｃ）付着中に前記蒸着
室内に制御ガスを導入して前記具なった反応の所定の１
つ又はそれ以上のものを優先させる、上記各工程を有す
ることを特徴とする。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
最初に第１図を参照すると１本発明方法を実施するのに
適した従来の化学蒸着装置の例を大略１０で示しである
。装［１０は弁１６を介してポンプ１４に接続されてい
る反応室１２を有している。
反応室１２はそれを横切って所望の温度勾配を確立する
為に３ゾーン炉１８Ａ、１８Ｂ、１８Ｇに結合されてい
る。反応室には支持体２０を有しており、それは化学蒸
着が行なわれるウェハ２２の如き基板をその上に支持す
る。装［１０は加熱ゾーン２４と流量制御弁２６．２８
を有している。
前述した如く、タンタルシリサイドの化学蒸着の場合、
典型的に、所望とするＴａＳｉ、化合物の代わりにより
望ましくないＴａ５Ｓｉ、化合物が形成される。更に詳
細には、この化学蒸着の場合。
２つの化学反応のみが可能であり、それらは以下の通り
である。
（１）　　６ＳｉＨ４＋１０７ａｃｌ、＋１３Ｈ２−＋
２Ｔａ、Ｓｉ、＋５０ＨＣ１（２）　　４ＳｉＨ４＋２
ＴａＣ１，→２ＴａＳｉ、＋１ＯＨＣ１＋３８２ゾーン
１８Ａ、１８Ｂ、１８Ｇを横切って約６００℃から約６
５０℃の標準的な反応条件の下では、反応（１）が優先
され、望ましいＴａＳｉ２化合物の代わりにＴ　ａ　ｓ
　Ｓ　ｌ　：＋が付着される。然しながら１本発明者の
知得したところでは、反応室１２内の反応流れにＨＣＩ
ガスを添加することによって１反応生成物として最も少
ないＨＣＩを生成することとなる反応が優先されること
が分かった。従って、ＨＣＩの添加によって反応（２）
が優先的となり、より望ましくないＴ　ａ、Ｓ　ｉａの
代わりに望ましいＴ　ａ　Ｓ　ｉ２が付着される。
上述した技術は、砒素をドープしたポリシリコンの如き
混合物の化学蒸着を制御する為に使用することも可能で
ある。これに関連して、ドープしたポリシリコンは、付
着の一様性が反応室１２内の以下の反応の速度に依存す
る混合物である。
（３）　　５ｉ）１．→ｓｉ＋　２Ｈ。
（４）　　２ＡｓＣ１３÷３Ｌ　→２Ａｓ　＋　６ＨＣ
１固定した温度、例えば６００℃において１反応（３）
の速度はシラン（ＳｉＨ，）と水素（Ｈ２）の比で制御
され得る。反応（４）の速度は反応室内の反応流れに添
加されるＨＣＩの量によって制御され得る。これに関連
して、パラメータは反応室の形状に依存するものである
が、本発明者の知得したところでは、全ガス注入体積が
１５〜４０％の形態でのＨＣ１添加は所望の結果を得る
のに効果的であった。この様なドーピングレベルは通常
ｎ型ドーピングと言われる。
本発明の方法を例示的な物質に付いて説明したが、本方
法はその他の複数個の元素物質の付着にも適用可能であ
る。例えば、ｐ型ポリシリコンの化学蒸着の場合、前述
した反応（４）の代わりに以下の一対の反応を使用する
ことが可能である。
（５）　　２８Ｃ１ａ”３Ｈｚ−＋２Ｂ＋６Ｈｃｌ、又
は（６）　　２ＢＢｒ、＋３Ｈ，−＋２Ｂ＋６Ｈｃｌ反
応（５）及び（６）の各々において、元素ボロン（Ｂ）
は付着されたポリシリコン内にｐ型ドーパントを与える
。反応（３）及び（４）に関して上述した如く、反応（
３）の速度が最初に制御される。次いで、反応（５）及
び（６）の速度が、本発明方法に従い、その生成物であ
るＨＣＩ又はＨＢＲを反応室内に添加させることによっ
て制御される。
同様に、本発明方法はタンタルシリサイド以外の化合物
に使用することも可能である。本発明方法は一般的に複
数個の安定な化合物を持ったその他の物質に適用可能で
ある。例えば、この様な例示的な物質の１つはホウ化モ
リブデンであり、それは複数個の安定な化合物、即ちＭ
ｏＢ、、Ｍ。
Ｂ、Ｍｏ、Ｂとして存在する。この様な適用においては
、モリブデンは例えばＭ　ＯＣｌ　ｇの様な塩化物、又
は例えばＭ　ｏ　（Ｇ　Ｏ）　ｓの様なカルボニルの形
態で与えることが可能であり、一方ボロンは例えばＢＣ
ｌ、の様な三塩化物の形態とすることが可能である。本
発明方法に拠れば、ＨＣＩの制御した流れが反応のバラ
ンスを制御し、所望のホウ化モリブデンを確保すること
を可能とする。
更に、本発明方法を制御ガスとしてＨＣＩを使用する場
合に付いて説明したが、関与する反応に応じて、ＨＢＲ
，ＨＦ等のその他の物質を置換させることも可能である
。然しながら、本発明に拠れば、与えられた適用に選択
された制御ガスは化学蒸着の間異なった幾つかの反応の
内の所定の１つ又はそれ以上のものを優先的とさせるこ
とが可能なものでなければならない。更に詳細には、選
択された制御ガスは異なった可能な反応の少なくとも幾
つかの反応の生成物として生成されるものとすべきであ
る。従って、本発明方法においては、この様な制御ガス
を添加することによって前記制御ガスを生成物として最
も少ない量生成する１つ又はそれ以上の反応を優先的と
させる。
次に、本発明方法を更に具体的な幾つかの例に沿って説
明するが１本発明はこれら具体例に限定されるべきもの
ではない。
例　　１ 米国特許第４，３５９，４９０号に従ってタンタルシリ
サイド付着を行なった。付着はシリサイドＴａ、Ｓｉ、
の形態であり、それを、次いで、高温で下側に存在する
ポリシリコン層と反応させて所望のシリサイドであるＴ
ａＳｉ２を形成する。
付着の間以下の条件が存在していた。
（１）　　最初のポリシリコン層は反応室を横切って６
００℃〜６２５℃の反応温度で付着させた。
反応室内の圧力は０．３００ｔｏｒｒであった。
シランを９４ｓｅｃ／ｍｉｎの割合で注入した。
付着時間は３０分であった。その結果得られたポリシリ
コン層は約３，０００人の厚さであった。
（ｎ）　　次いで、同じ反応温度で、Ｔａ５Ｓｉａの形
態のシリサイドを付着させた。反応室内の圧力は０．２
７５ｔｏｒｒであり、シランを７０ｓｃｃ／ｍｉｎの割
合で注入した。ＴａＣ１，をソースとして使用し、１７
０℃の温度に維持した。付着時間は５分であった。その
結果得られたＴａ。
Ｓｉ、膜は約１，０００人の厚さであった。オージェ分
析による本構成の深さ方向の分布を第２Ａ図に示しであ
る。
（ＩＩＩ）　　層構成としたＴ　ａ　＠　Ｓ　ｘ　ｓ　
／ポリシリコン構成体を次いで１，０００℃で反応させ
てＴａＳｉ、層を形成した。
例　　２ 例１のステ・プ（１）の如く最初のポリシリコ　　　　
　　ｊ）ン層を付着させた。
反応室内にＨＣＩを注入することにより、ステップ（Ｉ
ＩＩ）の反応を行なうこと無しに、ＴａＳｉ。
の形態のシリサイドを直接的に付着させた。この反応の
間、圧力は０．２７５ｔｏｒｒで、反応室を横断しての
温度は６００℃から６２５℃であった。シランを７０ｓ
ｃｃ／ｍｉｎの割合で注入し、ＨＣＩ制御ガスを５０　
ｓ　ｃ　ｃ　／　ｍ　ｉ　ｎの割合で注入した。ＴａＣ
１，をソースとして使用し、１７０℃の温度に維持した
。付着時間は５分であった。
その結果得られた膜をオージェ分析した結果を第２Ｂ図
に示してあり、そのピークの高さは標準のＴａＳｉ２サ
ンプルのものと似ており、付着した膜がＴａＳｉ、であ
ることが確認された。この付着した膜を１，０００℃で
アニールし、更にオージェ分析を再度行なったところ、
ピーク高さに差異は見られなかった。
例　　３ ＨＣＩの添加がＴ　ａ　Ｃ１、ブレークダウンの割合を
制御している様なので、その他の塩化物のタイプのソー
スのブレークダウンを制御する為の技術としても有用で
あるものと思われる。この技術の使用の１つとしてはＬ
ＰＧＶＤドープしたポリシリコンのドーパント一様性を
制御するものである。
周知のことであるが、単にドーパンーガスを反応物質注
入内に導入させることによる、例えば、砒素をドープし
たポリシリコンの様な、ドープしたポリシリコンを用意
する方法では付着した膜を一様にドープするものではな
い。何故ならば、ソースドーパントのブレークダウンが
非常に迅速だからである。このことは反応物質ソースを
減少させ、その結果、注入箇所におけるドーピングは極
めて高いが反応管の下流側では殆んどドーピングが行な
われないものとなる。
反応物質注入内に反応生成物を導入することによって、
ソースドーパントのブレークダウン速度をポリシリコン
のものに調節することが可能となり、その結果反応器全
体に渡って一様なドーパントとさせることが可能となる
。
以下の如き条件が提案される。
砒素ドープしたポリシリコン 炉温度：　６００〜６２５℃ 反応器真空度二〇、３００ｔｏｒｒ シラン注入：９０ｓｃｃ／ｍ１ｎ Ａ　ｓ　Ｃｌ　３ソ一ス温度＝３０℃ 水素注入：２０ｓｃｃ／ｍ１ｎ ＨＣＩ注入：　２０　ｓ　ｃ　ｃ　／　ｍ　ｉ　ｎこれ
らの条件下でのＡ　ｓ　Ｃｌ　３ブレークダウンの反応
生成物の１つはＨＣＩであるから５反応にＨＣＩを添加
することによってソースのブレークダウンを遅滞させる
傾向となり、その結果ＳｉＨ，（シラン）ソースからの
付着されたポリシリコン膜を一様にドープされることと
なる。
【図面の簡単な説明】
第１図は本発明方法を実施するのに使用するのに適した
従来の化学蒸着室の一部破断概略図、第２Ａ図及び第２
Ｂ図はオージェ分析結果のグラフ図であり、第２Ａ図は
本発明の制御ガスを使用しない場合のスペクトルを示し
たグラフ図であり第２Ｂ図は本発明の制御ガスを使用し
た場合のスペクトルを示したグラフ図である。 （符号の説明） １０：化学蒸着装置 １２：反応室 １４：ポンプ １８：３ゾーン炉 ２２：ウェハ ２４：加熱ゾーン ２６．２８：流量制御弁 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメント コーポレーション 手続補正書防幻 昭和６０年１２月９日 特許庁長官　　宇　賀　道　部　殿 １、事件の表示　　　昭和６０年　特　許　願　第１９
８６８８号２、発明の名称　　　化学蒸着を制御する方
法３、補正をする者 事件との関係　　　特許出願人 ４、代理人 ５、補正命令の日付

Claims (1)

  1. 【特許請求の範囲】 １、複数個の元素物質の化学蒸着を制御する方法におい
    て、 ａ）蒸着室を設け、 ｂ）異なったソース蒸気分解速度を持ったソース物質を
    前記蒸着室内に設け、付着期間中に複数個の異なった反
    応が起こることを可能とし、ｃ）付着期間中に前記蒸着
    室内に制御ガスを添加して前記異なった反応の所定の１
    つ又はそれ以上のものを優先的とさせる、 上記各工程を有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記工程ｃ）の制
    御ガスは前記複数個の異なった可能の反応の少なくとも
    幾つかの反応の生成物として生成されるものであること
    を特徴とする方法。 ３、特許請求の範囲第２項において、前記制御ガスを添
    加する工程ｃ）が前記制御ガスを生成物として最も少な
    い量生成する１つ又はそれ以上の所定の反応を優先的と
    することを特徴とする方法。 ４、特許請求の範囲第１項乃至第３項の内の何れか１項
    において、前記異なったソース物質がシアンと、塩化タ
    ンタルと、水素とを有しており、前記制御ガスが塩酸を
    有していることを特徴とする方法。 ５、特許請求の範囲第４項において、優先的とされた所
    定の反応が飽和したタンタルシリサイドを生成すること
    を特徴とする方法。 ６、特許請求の範囲第５項において、前記反応が約６０
    ０℃乃至約６５０℃の温度で行なわれることを特徴とす
    る方法。 ７、特許請求の範囲第１項乃至第３項の内の何れか１項
    において、前記異なったソース物質はシランと、塩化砒
    素と、水素とを有しており、前記制御ガスは塩酸と水素
    とを有しており、前記優先的とされる所定の反応が所定
    のドーパント分布を持ったｎ型ポリシリコンを与えるこ
    とを特徴とする方法。 ８、特許請求の範囲第３項乃至第７項の内の何れか１項
    において、前記反応が実質的に固定した温度で行なわれ
    ることを特徴とする方法。 ９、特許請求の範囲第８項において、前記実質的に固定
    した温度が約６００℃乃至約６５０℃を包含しているこ
    とを特徴とする方法。
JP19868885A 1984-09-10 1985-09-10 化学蒸着を制御する方法 Pending JPS61113770A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64903284A 1984-09-10 1984-09-10
US649032 1991-02-01

Publications (1)

Publication Number Publication Date
JPS61113770A true JPS61113770A (ja) 1986-05-31

Family

ID=24603200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19868885A Pending JPS61113770A (ja) 1984-09-10 1985-09-10 化学蒸着を制御する方法

Country Status (2)

Country Link
EP (1) EP0178200A1 (ja)
JP (1) JPS61113770A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680682B2 (ja) * 1986-06-16 1994-10-12 アメリカン テレフォン アンド テレグラフ カムパニー デバイスの製造法
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
EP0289963A1 (en) * 1987-05-04 1988-11-09 General Signal Corporation Apparatus for, and methods of, obtaining the movement of a substance to a substrate
FR2618799B1 (fr) * 1987-07-27 1989-12-29 Inst Nat Rech Chimique Reacteur de depot en phase vapeur
GB2213835B (en) * 1987-12-18 1992-07-08 Gen Electric Co Plc Deposition apparatus
CN110344025B (zh) * 2019-08-30 2021-07-13 福州大学 一种二维Zn掺杂Ca2Si纳米薄膜及其化学气相沉积方法
CN112102897B (zh) * 2020-09-18 2022-03-08 华南理工大学 一种化学气相多元沉积产物组分预测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung

Also Published As

Publication number Publication date
EP0178200A1 (en) 1986-04-16

Similar Documents

Publication Publication Date Title
JP4713041B2 (ja) 遷移金属窒化物薄膜の堆積方法
EP1691400B1 (en) Preparation of metal silicon nitride films via cyclic deposition
JP5047434B2 (ja) Ａｌｄ法において原料化学物質を改質する方法
US6451119B2 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
KR101042133B1 (ko) 열화학 증착에 의한 질화규소막 및 옥시질화규소막의 제조방법
EP1125324B1 (en) Radical-assisted sequential cvd
US4963506A (en) Selective deposition of amorphous and polycrystalline silicon
US20120213940A1 (en) Atomic layer deposition of silicon nitride using dual-source precursor and interleaved plasma
US20020162506A1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US4501769A (en) Method for selective deposition of layer structures consisting of silicides of HMP metals on silicon substrates and products so-formed
JP2005534181A (ja) 超高品質シリコン含有化合物層の形成方法
JP2001358139A (ja) 窒化ケイ素材のｃｖｄ合成
JP2006522225A (ja) 窒化ハフニウム堆積の方法
JPH0736387B2 (ja) 半導体デバイスの製造法
US3941647A (en) Method of producing epitaxially semiconductor layers
JPS61113770A (ja) 化学蒸着を制御する方法
US20030190424A1 (en) Process for tungsten silicide atomic layer deposition
KR20190118599A (ko) Si-함유 막의 형성 방법
US11286564B2 (en) Tin-containing precursors and methods of depositing tin-containing films
JP2002520487A (ja) アモルファスシリコン及び多結晶シリコンとゲルマニウムのアロイ膜の形成方法及び装置
WO2021087069A1 (en) Methods to grow low resistivity metal containing films
WO2020006379A1 (en) Deposition and etch processes of chromium-containing thin films for semiconductor manufacturing
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
JP2002343792A (ja) 膜形成方法及び装置
JP2004193554A (ja) 半導体素子の金属配線形成方法