JPS61113332A - 監視回路 - Google Patents
監視回路Info
- Publication number
- JPS61113332A JPS61113332A JP23455384A JP23455384A JPS61113332A JP S61113332 A JPS61113332 A JP S61113332A JP 23455384 A JP23455384 A JP 23455384A JP 23455384 A JP23455384 A JP 23455384A JP S61113332 A JPS61113332 A JP S61113332A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- signals
- types
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は複数の被監視回路を監視する監視回路に関する
。
。
複数の被監視回路が複雑な組み合せKより1つの総合被
監視回路を構成する場合における従来技術による監視回
路は、その総合被監視回路で常時監視できうる試験を実
行し、該試験結果を表示し、その表示とあらかじめ用意
した被監視回路の障害表と照合することKより前記総合
被監視回路を構成する前記複数の被監視回路のうちの障
害回路の判定を人間の判断で行うものである。
監視回路を構成する場合における従来技術による監視回
路は、その総合被監視回路で常時監視できうる試験を実
行し、該試験結果を表示し、その表示とあらかじめ用意
した被監視回路の障害表と照合することKより前記総合
被監視回路を構成する前記複数の被監視回路のうちの障
害回路の判定を人間の判断で行うものである。
従りて複数の被監視回路の複雑な構成による1つの総合
被監視回路を監視する従来の監視回路は、障害表示と被
監視回路の障害表との対照と判定という人間が判断する
部分が残され、該人間の判断による誤りの発生とま走保
守活動に重要な即応性の低下をまねく欠点を有する。
被監視回路を監視する従来の監視回路は、障害表示と被
監視回路の障害表との対照と判定という人間が判断する
部分が残され、該人間の判断による誤りの発生とま走保
守活動に重要な即応性の低下をまねく欠点を有する。
本発明の目的は、CPU4の複雑な回路を使用せず、複
数の被qi視回路の監視・保守活動を簡略化、正確化、
即応化する監視回路を提供することにある。
数の被qi視回路の監視・保守活動を簡略化、正確化、
即応化する監視回路を提供することにある。
本発明の監視回路は、オン/オフスイッチと、このオン
/オフスイッチにより駆動される基本パルス発生器と、
この基本パルス発生器の出力にn種類の遅延をほどこす
遅延回路と、このn種類の遅延した信号を基に、n種の
パルス信号を発生するパルス発生器と、このパルス発生
器からのn種類のパルス信号により実行されるn種類の
被監視回路の試験結果を保持する保持回路と、この保持
回路出力を優先順位をつけ比較、判定する比較器とを有
する。一 本発明を図面を参照して詳細に説明する。本発明のブロ
ック図は第1図に、またタイムチャートは第2図に示さ
れる。ス〉/オフ スイッチ1の切替により、基本パル
ス発生器7は駆動されその出力信号をもとに遅延回路2
によりn種類の遅延信号21〜2nを発生する。パルス
発生器3は、該n種類の遅延信号のうち、まず、第1番
目の遅延信号21を基に第1のパルス信号31を発生し
、この信号31を基に第1の監視回路の試験を行い、該
試験結果41は、保持回路5により第1番目試験結果5
1として保持される。以下同様に前記遅延回路によるn
種類までの遅延信号22〜2nを基K パルス信号を発
生させ該信号にょシ@n種類までの被監視回路4の試験
を実行し、該n種類の試験結果51.52・・・5nを
統合しあらかじめ優先順位をもつ比較器6により、該1
〜n番目までの吃合試験結果を比較・判定する。
/オフスイッチにより駆動される基本パルス発生器と、
この基本パルス発生器の出力にn種類の遅延をほどこす
遅延回路と、このn種類の遅延した信号を基に、n種の
パルス信号を発生するパルス発生器と、このパルス発生
器からのn種類のパルス信号により実行されるn種類の
被監視回路の試験結果を保持する保持回路と、この保持
回路出力を優先順位をつけ比較、判定する比較器とを有
する。一 本発明を図面を参照して詳細に説明する。本発明のブロ
ック図は第1図に、またタイムチャートは第2図に示さ
れる。ス〉/オフ スイッチ1の切替により、基本パル
ス発生器7は駆動されその出力信号をもとに遅延回路2
によりn種類の遅延信号21〜2nを発生する。パルス
発生器3は、該n種類の遅延信号のうち、まず、第1番
目の遅延信号21を基に第1のパルス信号31を発生し
、この信号31を基に第1の監視回路の試験を行い、該
試験結果41は、保持回路5により第1番目試験結果5
1として保持される。以下同様に前記遅延回路によるn
種類までの遅延信号22〜2nを基K パルス信号を発
生させ該信号にょシ@n種類までの被監視回路4の試験
を実行し、該n種類の試験結果51.52・・・5nを
統合しあらかじめ優先順位をもつ比較器6により、該1
〜n番目までの吃合試験結果を比較・判定する。
高速演算処理技術を使用しているトランスマルチプレク
サを被監視回路とする本発明の実施例を第3図を参照し
て説明する。トランスマルチプレクサは、第3図に示す
如(、A/D変換器12と、D/A変換部8と、T/F
ディジタル処理部9(ディジタルからアナログへ゛の変
換)、F/Tディジタル処理部11(アナログからディ
ジタルへの変換)の高速演算処理部と、TDMインター
フェイス10とから構成される。高速演算処理部での監
視は容易でな(、A/D変換器に試験信号を挿入し、D
/A変換部で監視する方法がトランスマルチプレクサで
は一番容易である。基本パルス発生器と、2種類の遅延
信号を発生する遅延回路と、該2種類の遅延信号を基に
パルス信号を発生する発生器と、該パルス信号によシ実
行される試験結果を保持する保持回路と、該2徨類の試
験結果を比較・判定する比較器とによる監視回路をトラ
ンスマルチプレクサに適用することにより、まず第3図
中のループL1とループL2での被監視回路の試験の切
り椰えを、2種類の遅延信号を基にパルス発生器の発生
する第1.第2のパルス信号によシ実現する。このL1
ループでの試験結果とL2ループでの試験結果とを前記
保持回路で保持し、その出力を前記比較器によシ比較判
定することによシ、高速演算処理を使用しているトラン
スマルチプレクサの自己監視を簡略化できる。
サを被監視回路とする本発明の実施例を第3図を参照し
て説明する。トランスマルチプレクサは、第3図に示す
如(、A/D変換器12と、D/A変換部8と、T/F
ディジタル処理部9(ディジタルからアナログへ゛の変
換)、F/Tディジタル処理部11(アナログからディ
ジタルへの変換)の高速演算処理部と、TDMインター
フェイス10とから構成される。高速演算処理部での監
視は容易でな(、A/D変換器に試験信号を挿入し、D
/A変換部で監視する方法がトランスマルチプレクサで
は一番容易である。基本パルス発生器と、2種類の遅延
信号を発生する遅延回路と、該2種類の遅延信号を基に
パルス信号を発生する発生器と、該パルス信号によシ実
行される試験結果を保持する保持回路と、該2徨類の試
験結果を比較・判定する比較器とによる監視回路をトラ
ンスマルチプレクサに適用することにより、まず第3図
中のループL1とループL2での被監視回路の試験の切
り椰えを、2種類の遅延信号を基にパルス発生器の発生
する第1.第2のパルス信号によシ実現する。このL1
ループでの試験結果とL2ループでの試験結果とを前記
保持回路で保持し、その出力を前記比較器によシ比較判
定することによシ、高速演算処理を使用しているトラン
スマルチプレクサの自己監視を簡略化できる。
以上の説明の如く複数の複雑な被監視回路を有する自己
監視において、本発明は、簡単な回路構成で、1回のオ
ン/オフスイッチ切We作だけで実際の保守活動に適す
る優先順位のついた試験結果が得られ、被監視回路の保
守活動を簡略化、正確化、即応化した保守活動を可能に
する効果を有する。
監視において、本発明は、簡単な回路構成で、1回のオ
ン/オフスイッチ切We作だけで実際の保守活動に適す
る優先順位のついた試験結果が得られ、被監視回路の保
守活動を簡略化、正確化、即応化した保守活動を可能に
する効果を有する。
第1図は、複数の被監視回路を監視する本発明による監
視回路を示すブロック図、第2図は第1図の動作を示す
タイムチャーと、第3図は本発明の実施例における被監
視回路としてのトランスマルチプレクサを示すブロック
図である。 1・・・・・・オン/オフスイッチ、2・・・・・・n
種類の遅延信号を出力する遅延回路、吐・・・・・パル
ス発生器、4・・・・・・n個の被監視回路、5・・・
・・・保持回路、6・・・・・・優先順位を有する比較
器、7・・・・・・基本パルス発生器、8・・・・・・
D/A変換器、9・・・・・・T/Fディジタル処理部
、10・・・・・・TDMインターフェイス、11・・
・・・・F/Tディジタル処理部、12・・・・・・〜
Φ変換器、Ll・・・・・・ループ、L2・・・・・・
ループ。7.−−一、+C− 窮 I 記 茅 2 図
視回路を示すブロック図、第2図は第1図の動作を示す
タイムチャーと、第3図は本発明の実施例における被監
視回路としてのトランスマルチプレクサを示すブロック
図である。 1・・・・・・オン/オフスイッチ、2・・・・・・n
種類の遅延信号を出力する遅延回路、吐・・・・・パル
ス発生器、4・・・・・・n個の被監視回路、5・・・
・・・保持回路、6・・・・・・優先順位を有する比較
器、7・・・・・・基本パルス発生器、8・・・・・・
D/A変換器、9・・・・・・T/Fディジタル処理部
、10・・・・・・TDMインターフェイス、11・・
・・・・F/Tディジタル処理部、12・・・・・・〜
Φ変換器、Ll・・・・・・ループ、L2・・・・・・
ループ。7.−−一、+C− 窮 I 記 茅 2 図
Claims (1)
- オン/オフスイッチと、このオン/オフスイッチにより
駆動される基本パルス発生器と、この基本パルス発生器
の出力に、n種類の遅延をほどこす遅延回路と、この1
〜n種類の遅延した信号を基に、n種類のパルス信号を
発生するパルス発生器と、このパルス発生器からのn種
類のパルス出力信号を基に1つの優先順位に従い実行さ
れる、n種類の被監視回路の試験結果を保持する保持回
路と、この保持回路出力を先の優先順位により比較、判
定する比較器とを有することを特徴とする監視回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23455384A JPS61113332A (ja) | 1984-11-07 | 1984-11-07 | 監視回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23455384A JPS61113332A (ja) | 1984-11-07 | 1984-11-07 | 監視回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61113332A true JPS61113332A (ja) | 1986-05-31 |
Family
ID=16972824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23455384A Pending JPS61113332A (ja) | 1984-11-07 | 1984-11-07 | 監視回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61113332A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0419960A2 (de) * | 1989-09-29 | 1991-04-03 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Prüfung von Teilen einer digitalen Zeitmultiplex-Fernmeldevermittlungsstelle, insbesondere Fernsprechvermittlungsstelle |
-
1984
- 1984-11-07 JP JP23455384A patent/JPS61113332A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0419960A2 (de) * | 1989-09-29 | 1991-04-03 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Prüfung von Teilen einer digitalen Zeitmultiplex-Fernmeldevermittlungsstelle, insbesondere Fernsprechvermittlungsstelle |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012530423A (ja) | 信号処理装置並びに光インタフェースボードのオンライン故障の検出方法および装置 | |
AU5369600A (en) | A method and apparatus for testing the operation of an electronic unit by simulation, and an installation for testing a unit for fitting to a rail vehicle or to an electric vehicle | |
JPS61113332A (ja) | 監視回路 | |
JP3717478B2 (ja) | ビット誤り試験方法及び装置 | |
JPH10260262A (ja) | 放射線監視装置の自動試験装置 | |
JPS5939707B2 (ja) | デジタル信号処理器の機能確認装置 | |
SU694837A1 (ru) | Устройство дл контрол систем управлени | |
JP2000046899A (ja) | 電源電流のスペクトル観測方法及びその観測装置 | |
SU1388869A1 (ru) | Сигнатурный анализатор | |
JPH0282439A (ja) | 多チャンネル信号測定装置 | |
JPH0829487A (ja) | Dutの良否判定回路 | |
JP2002090393A (ja) | 測定器の入力回路 | |
JPS5746541A (en) | Measuring device for line fault position | |
JPS55157041A (en) | Software debug unit for programmable control unit | |
JPS62281519A (ja) | アナログ・ディジタル変換器 | |
RU32654U1 (ru) | Автоматизированная контрольно-проверочная аппаратура | |
JPS61237071A (ja) | Ic試験装置 | |
JPS6266175A (ja) | 集積回路単体試験用回路 | |
JPH03287083A (ja) | Lsi試験装置 | |
JP2010032468A (ja) | 集積回路及びそのモニタ信号出力方法 | |
JPH06112995A (ja) | 通信用icの試験方法 | |
JPS63168568A (ja) | ロジツクタイミングアナライザ | |
JPH01245169A (ja) | 集積回路 | |
JPH01140834A (ja) | 通信障害検出方式 | |
JPS6342487A (ja) | テストシステム |