JPS6111006B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は能動アナログ信号処理システム、即
ち、能動素子を含む増幅器を用いてアナログ入力
信号を波形整形し、あるいは濾波する処理システ
ムに関し、特にCMOSのような集積回路として具
現するのに適し、かつ、演算増幅器を含んで成る
能動アナログ信号処理回路装置に関する。（な
お、本明細書の用語法では、「システム」は「装
置」と同義のものとして使用する。） 従来技術とその問題点 非常に低いレベルの信号によつて動作しなけれ
ばならない多くの電気的処理システムは、低周波
ノイズ信号に関する様々の困難な問題に遭遇す
る。入力電力を必要とする能動アナログ信号処理
システムでは、コンデンサや抵抗器のような受動
素子から区別される信号処理用の増幅器が使用さ
れる。能動アナログ信号処理システムは、あいに
く低周波ノイズ信号あるいはノイズ電圧をも生
じ、また少なくともそこに一般に使用される演算
増幅器では、それによつて処理される信号を部分
的にマスクあるいは防害する「直流オフセツト電
圧」が生ずる。

ノイズの低減および直流オフセツトの解消のた
めに使用される従来の回路技術においては、例え
ばチヨツパ増幅器あるいはチヨツパ安定化増幅器
のような回路を含む複雑なシステムを必要とし、
それらはその複雑さの程度が著しいのみならず、
またかなり高価でもある。このように低電力信号
回路における低周波ノイズの問題解決のためには
非常に複雑なシステムが必要であつたが、以下の
説明により明らかなように、本発明においてはそ
のような複雑なシステムを必要としないことにな
る。

構成的特徴及び解決課題（効果） 本発明は、信号処理および自動的ゼロ調節のた
め各々のチヤンネルを交互に接続するスイツチン
グ手段およびフイードバツク手段と共に、増幅器
のような能動素子ないし回路を含む１対の同様な
パラレルチヤネルを備えて構成されている。本発
明の技術内容については、ここでは主として演算
増幅器に関して記述されているが、本発明はまた
他の能動処理システムにも適用できるものであ
る。

本発明による演算増幅器システムは、２つの同
様な演算増幅器を有し、各増幅器の非反転入力に
はコンデンサが接続されている。また処理モード
において、各々の増幅器を入力および出力端子の
間で交互に接続し、またゼロ調節モードにおいて
は、増幅器の入力端子を出力端子から切りはな
し、またコンデンサを平均の低周波ノイズレベル
電圧および入力信号とは反対の極性を持つ増幅器
のオフセツト電圧にまで充電するように増幅器の
出力をコンデンサを介して増幅器の非反転入力に
抵抗結合するスイツチング手段を備えている。増
幅器は交互に処理モードにスイツチされるので、
コンデンサ電圧は低周波ノイズ電圧およびオフセ
ツト電圧を相殺して、真の低ノイズ特性を有する
増幅器を与えることができる。本発明の回路装置
は特に集積回路技術により製作するのに適してお
り、またシステムは３桁の大きさ、即ち1000倍に
も及ぶ高い効率でノイズを低減することができ
る。

本発明のシステムは、f₁とf₂の間の周波数をす
る不所望な信号として定義される低周波ノイズの
低減をめざすものであつて、ここでf₁は直流電圧
に対してはゼロであり、またf₂はf₁よりいくらか
高い周波数であるが、システムのスイツチング・
レート、すなわち、コミユテーテイング・レート
以下であるものとする。この定義は低周波ノイズ
中に直流電圧を含めており、そのため低周波ノイ
ズまたはLFノイズという一般的用語がここで使
われ、それは例えば直流オフセツト電圧をも含め
て用いられるということに留意すべきである。

本発明は、能動アナログ信号処理システムにお
ける低周波ノイズの低減をめざすものである。低
周波ノイズは、ここではゼロ周波数信号、即ち
「直流電圧」および本発明のスイツチング周波数
すなわちコミユテーテイング周波数以下の周波数
を有する不所望な信号を含むものとする。能動ア
ナログ信号処理システムは信号を処理するための
増幅装置を使用した回路装置を含み、またその動
作のための電力入力を必要とするものであつて、
このシステムは抵抗器やコンデンサのような受動
素子のみから成る純粋な受動システムからは区別
されるものである。

本発明の実施例 第１図は、本発明の着想を具現した一実施例の
構成を示し、第１および第２の演算増幅器１１，
１２を含むシステムが図解されている。第１図の
システムは「非反転」すなわち「正」入力端子１
３および「反転」すなわち「負」入力端子１４を
出力端子１６と共に含んでいる。演算増幅器１１
および１２がこれから示す適当な電源に接続され
ていることもまた認められるであろう。

第１図示のシステムは処理モードおよび自動ゼ
ロ調節モードの間で各演算増幅器をコミユテーテ
イングあるいはスイツチングするように動作す
る。

従つて、常に増幅器のうちの一方は回路の入力
端子および出力端子間に接続され、これに対し他
方の増幅器は自動的にゼロ調節される状態になさ
れている。第１のコンデンサ１７は演算増幅器１
１の非反転入力に接続され、また第２のコンデン
サ１８は増幅器１２の非反転入力に接続されてい
る。自動ゼロ調節モードにおいて、これらのコン
デンサは等価低周波ノイズ電圧に等しい電圧まで
充電され、この電圧は処理モードの次の周期を通
じて低周波ノイズを相殺するのに使用される。

第１図をさらに参照すると、そのシステムの非
反転入力端子１３はスイツチ２１を介してもう一
方の側が直接に演算増幅器１１の非反転入力に接
続されたコンデンサ１７の一方の側に接続されて
いることがわかる。入力端子１３は同様にスイツ
チ２２を介してもう一方の側が直接に演算増幅器
１２の非反転入力に接続されたコンデンサ１８の
一方の側に接続されている。演算増幅器１１およ
び１２の非反転入力は各々スイツチ２３，２４を
介して、入力端子１３のような自動ゼロ調節信号
源にも接続されている。第１の演算増幅器１１の
出力はスイツチ２６を介して出力端子１６に接続
され、また第２の演算増幅器１２の出力はスイツ
チ２７を介してシステムの出力端子１６に接続さ
れている。

システムの反転入力端子１４はスイツチ２８を
介して第１の演算増幅器１１の反転入力に接続
し、またもう１つのスイツチ２９を介して第２の
演算増幅器１２の反転入力に接続されている。第
１図示のシステムではさらに第１の演算増幅器１
１の出力からスイツチ３２を介して該演算増幅器
１１の反転入力に接続されるとともに、コンデン
サ１７と直列に接続したスイツチ３３を介して第
１の演算増幅器１１の非反転入力に接続されてい
る結合用抵抗器３１を備えている。同様な結合用
抵抗器３６が演算増幅器１２の出力からスイツチ
３７を介してこの増幅器の反転入力に接続され、
またコンデンサ１８と直列に接続しているスイツ
チ３８を介して、この増幅器の非反転入力に接続
されている。

第１図におけるスイツチは２つの組あるいはグ
ループに分けられ、各々のグループの全てのスイ
ツチは同時に閉じたり開いたりするように一団に
なつている。

スイツチの第１のグループのスイツチはスイツ
チ２１，２４，２６，２８，３７および３８から
成り、開閉器の第２のグループのスイツチはスイ
ツチ２２，２３，２７，２９，３２および３３か
ら成る。スイツチの１つのグループが閉じている
一方、他方のグループは開いており、逆もまた同
様である。このスイツチングが起こる率（rate）
はここではコミユテーテイング周波数と呼ばれ、
これは各各の増幅器のどちらが自動ゼロ調節モー
ドから信号処理モードにスイツチングされる率、
またその逆の場合の率から成ることがわかる。自
動ゼロ調節モードあるいはオートゼロイングモー
ドは、以下においてさらに記述されるように、コ
ンデンサが平均ノイズ・レベルまで充電されてい
るモードから成つている。

第１図の回路の動作は、第２のグループの全て
のスイツチが閉じている時に第１のグループの全
てのスイツチが開くようにし、逆もまた同様にし
て、第１のグループと第２のグループのスイツチ
が交互にコミユテーテイング周波数で開いたり閉
じたりすることにより遂行される。この動作はス
イツチのグループの交互の動作の間の完成した回
路のみを示してる第２Ａ図、第２Ｂ図および第３
Ａ図、第３Ｂ図においてでさらに判りやすく図解
されている。第２Ａ図を参照すると、第１の演算
増幅器１１が信号処理モードに接続されている
が、ここでは第１のグループのスイツチ２１，２
６および２８が閉じられると、システムの非反転
入力端子１３がコンデンサ１７を介して増幅器１
１の非反転入力に接続され、またシステムの反転
入力端子１４は増幅器１１の反転入力に接続さ
れ、また増幅器１１の出力はシステムの出力端子
１６に接続されていることがわかる。同時に、第
１のグループにおける他のスイツチ２４，３７お
よび３８もまた閉じられるが、第２Ｂ図に示され
ているように、このことは非反転入力端子１３を
増幅器１２の非反転入力へ直接に接続し、かつ、
この増幅器の出力を抵抗器３６を介して増幅器の
反転入力に接続するようにし、またコンデンサ１
８を介して非反転入力に接続する。かくて増幅器
１２は第２Ｂ図に例示されているように、直流ユ
ニツト利得モード（DC unit gain mode）で接
続され、該増幅器の出力と非反転入力との間には
電位差があつて、この電位差は、増幅器が自動ゼ
ロ調節モードにある有限の時間間隔にわたつてコ
ンデンサ１８を充電するのに使用されていること
がわかるであろう。このコンデンサ１８の電位は
増幅器１２の直流オフセツト電圧に等しく、これ
はまた瞬時低周波ノイズ成分および平均高周波ノ
イズ成分に等しいものである。低周波ノイズ成分
は、ほぼ１／RCに等しい周波数以下のノイズ電
圧とみなしており、ここでＲはオームで測定さ
れ、Ｃはフアラツドで測定され、またコミユテー
テイング周波数は１／RC以下である。コミユテ
ーテイングサイクルの1/2の終わりに、第１のグ
ループのスイツチが開き、また第３Ａ図に示され
ている如く、第１の増幅器１１が自動ゼロ調節モ
ードに切換えられるように第２のグループのスイ
ツチが閉じ、また第３Ｂ図に示されている如く、
第２の演算増幅器１２は信号処理モードに切換え
られる。前もつて入力ノイズの平均値に等しい電
位に充電されていた増幅器１２のコンデンサ１８
は、非反転入力が入力ノイズ電圧の平均値によつ
て反対の符号あるいは逆極性でオフセツトになる
ように増幅器の非反転入力と直列に配置されてい
るのがわかる。注目すべきことは、等価入力ノイ
ズの平均値はコミユテーテイングサイクルの約半
分の平均をとつたものであるということである。
これから理解されるように、コンデンサ１８の電
荷により増幅器の非反転入力をこのようにオフセ
ツトすることは、等価入力ノイズを実質的に相殺
することになる。第３Ｂ図に示されるように、増
幅器１２による信号処理の間、第３Ａ図に示す如
もう１つの増幅器１１は自動ゼロ調節モードにあ
り、従つてコミユテーテイング周波数の継続する
半サイクルの間、コンデンサ１７の電荷は増幅器
１１の信号処理の間、入力ノイズをオフセツトす
る。このようにして、本発明においては、あらゆ
る不所望な入力ノイズレベル電圧の実質的に相殺
され、あるいは除去されることになる。

本発明の回路装置は特に集積回路あるいはLSI
のようなより大きな集積回路システムの一部とし
て形成するのに適合するものである。本発明回路
装置を安価に大量生産する方式は、半導体産業に
おいて通常使用される標準パツケージとして実装
することが可能なCMOSユニツトにする方法であ
つて、その一例を挙げれば２つの外部コンデンサ
がパツケージユニツトの導線に接続されるために
適用されている14リード二重インラインパツケー
ジのようなものである。第４図において、本発明
によるCMOS集積回路ユニツト４１が概略的に図
解されており、またこの図は例えば14リードパツ
ケージの11本の導線に接続された11個の接点が示
されている。CMOS集積回路を上から右回りにみ
ていくと、V⁺のための接点４２および第１図の
回路のコンデンサ１７のための第１および第２の
コンデンサ接点４３および４４が示されている。
このコンデンサ１７はパツケージの外部素子とし
て与えられるようになされており、また接点ある
いはリード４３および４４を通じて接続されてお
り、これらは第４図の矢印で示される。次に出力
接点４６が示されており、それからそこには第１
図の外部コンデンサにそれを通して接続するよう
に用いられているコンデンサ接点４７，４８が続
く。次にV^-のための接点４９が続き、またさら
に上述のように回路ユニツト４１のスイツチのグ
ループを操作するためにコミユテーテイング周波
数で交番する信号を受け取るようになされた接点
５１が続く。接点あるいはリード５２は回路ユニ
ツト４１の反転入力のために設けられ、またさら
に非反転入力のために接点５３が設けられる。第
４図では信号が非反転入力端子から印加されない
状況において回路ユニツト４１へ自動ゼロ調節信
号を印加するために設けられた接点５４が図示さ
れている。注目すべきことは、第１図の回路内の
スイツチ２３および２４は非反転入力端子１３に
接続する必要はないが、そのかわりにここでは自
動ゼロ調節端子あるいは接点５４と呼ばれる他の
入力端子に接続することもできるという点であ
る。第４図の図解は単に本発明の可能な実施例を
示すもので、そこにおいてはこのシステムはこの
分野において通常使用される典型的な半導体パツ
ケージに実装することができ、また第４図に図解
されているユニツト４１はこの図に示されている
ように外部コンデンサ１７および１８を除いて、
本発明の着想を具体化して成るものである。

本発明は低ノイズ信号処理が重要とされる、広
範な多種多様のシステムにおける利用に適するも
のである。本発明の典型的な応用としては、低マ
イクロボルト熱電対型温度増幅器が挙げられる。
第５図は本発明のこのような応用を図示したもの
であつて、そこにおける回路ユニツト６１は本発
明によるシステムから成り、また熱電対６２を介
してアースされている非反転入力と、抵抗器R₁
を介してアースされ、抵抗器R₂によつて出力に
接続されている反転入力とを有する。このシステ
ムは利得（R₁＋R₂）／R₂を与え、μＶ熱電対増幅
器ではこれは約100になる。この増幅器は１℃以
下の測定精度を得るのに適するものである。増幅
率Ａ＝100はＡ＝（R₁＋R₂）／R₂＝100によつて得
られるが、これはR₁＝99R₂であり、かつ、R₁＝
10KΩ、R₂＝990KΩという仮定を置いてのこと
であることが認められよう。本発明のこの応用の
ために、このようにして形成された単純なCMOS
演算増幅器は直流オフセツト電圧がゼロでまた装
置は１μＶ／℃あるいはそれ以下のオーダーの値
を持つオフセツトドリフトのために選択されるべ
きである。

第５図では回路機能つまり動作により大きい融
通性をもたせるために、非反転入力から分離され
ている自動ゼロ調節のための接続６３が図示され
ている。この図において、端子６４は回路６１の
スイツチのグループを交互に操作するためにコミ
ユテーテイング周波数で交番する信号を受けるよ
うになされていて、熱電対６２により測定された
温度を表わす信号が増幅されて出力端子６６に現
われるようにした構成が示されている。

本発明は物理的には種々の異なつた方法で実施
可能であり、デイスクリートな構成部品による回
路接続を含むが、集積化されたCAZ増幅器
（commutating autozero amplifier）を本発明の
着想に従つて具現するのに好適な技術の１つとし
ては、相補的なMOS技術を利用するCMOS集積
化回路がある。このような実施例は第６図に図示
されており、そこでは外部接点あるいは導線は第
１図と同様の記号番号がつけられている。

第６図では、本発明の着想をCMOSで具現して
成る回路構成の実施例が図示されており、また第
１図のスイツチに相当するものは相補型のスイツ
チとして設けられている。各々のスイツチは並列
に接続した、トランジスタのＰおよびＮチヤネル
対から成つている。この並列結合はＰチヤネルト
ランジスタのゲート電圧が負電源への接続から与
えられ、またＮチヤネルトランジスタのゲート電
圧が正電源への接続から与えられる場合に、閉じ
たスイツチを提供する。この並列結合は、ゲート
電圧が上述とは逆になつている場合における開い
たスイツチに等価である。第６図の回路において
は、第１図のスイツチを相補型のスイツチとして
形成するように図示され、また第１図と同じ番号
で縦の列に示されている。注目すべきことは、こ
のスイツチ列のためにただ２つのゲート電極７１
および７２のみを設ける必要があり、そのゲート
電極７２はスイツチング信号を所定のコミユテー
テイングレートで電極７２に印加するコミユテー
テイング端子７３に接続されているということで
ある。もう１つの電極７１はMOSインバータ７
４を通してコミユテーテイング端子７３に接続さ
れている。ゲート電極７２はこのようにしてコミ
ユテーテイング信号を受けとり、また電極７１は
第１図に関連して述べたように、スイツチのグル
ープを結果的に操作するために、反転したコミユ
テーテイング信号を受けとる。第６図において、
自動ゼロ調節端子７６は非反転入力端子１３に接
続されることなく、それとはむしろ分離して示さ
れている。もし望むならばこのような接続が可能
であるということは認められるだろうけれども、
第６図においては、この自動ゼロ調節端子７６は
MOS増幅器回路の非反転入力にスイツチ２３お
よび２４を介して接続されているのがわかる。

第６図の演算増幅器は抵抗器８３によつてバイ
アスされている差動接続の入力Ｎ−チヤネルトラ
ンジスタ対８１および８２から形成されている。
トランジスタ８１および８２からの出力はＰ−チ
ヤネルトランジスタカレントミラー８６および８
７に送られる。ここで、一般にカレントミラー
（current mirror）とは、差動増幅器のエミツタ
に対し定電流源を与える能動回路装置のことであ
る。この出力は、抵抗器８９によりバイアスされ
またスイツチ２６を介して出力端子１６に接続さ
れている第２段トランジスタ８８を駆動する。注
目すべきことはスイツチ２６および２７は回路内
の他のスイツチと同様に作動せしめられ、ゲート
電極はコミユテーテイング信号および反転された
コミユテーテイング信号に接続されているという
ことである。前記第２段の出力トランジスタをま
たいでコンデンサ９１が接続されているが、これ
は増幅器の入力および出力の間で測定された信号
の位相角が増幅器の開放ループ利得が１に等しく
なる周波数に達する90゜を越えないように、増幅
器を補償するためである。

第６図では、外部コンデンサを接続するために
トランジスタ８１のゲートとスイツチ２１の出力
との間に接点９２および９３が示されている。第
６図に示されているこの外部コンデンサは第１図
のコンデンサ１７に対応し、前述したようにノイ
ズ電圧を記憶するために設けられるものである。
同様な接点９４および９６が、第１図のコンデン
サ１８に対応する外部コンデンサの接続のために
下部の増幅器の非反転入力回路内に設けられる。
第６図の下部あるいは第２の演算増幅器は以下に
記述する第１の増幅器と全く同じであるので、こ
こではそれについてこれ以上述べない。

第６図に図示されまた上に簡単に記述された回
路は、本発明の着想を具現した実施例の構成につ
いて、一つの可能な態様を挙げたものである。そ
れ故、スイツチング手段などの構成要素について
他の構成配置を採用可能なことはいうまでもない
ことであり、例えば、他の増幅器や他の回路装置
として具体化された実施例と同様に、バイポーラ
トランジスタ、真空管、機械的スイツチまたはそ
れらの類似物を用いて本発明の着想を具現するこ
とも可能である。しかしながらいづれの場合にお
いても、集積回路としての本発明の実施は、信頼
性、低コスト、小型化、小消費電力、高精度など
の利点があるため、特に有用である。さらに注目
されることは、本発明のコミユテーテイング周波
数は回路設計者が選択することが可能であり、異
なる適用に応じて変えることができる。第６図の
回路において、信号の振幅が全供給電圧即ちV⁺
からV^-までに等しくまたほぼ50パーセントの衝
撃係数で例えば10−1000ヘルツの信号をコミユテ
ーテイング端子７３に送ることができる。本発明
においては、このコミユテーテイング周波数が相
殺される瞬時低周波ノイズ成分の上限を決定する
のであつて、このことはコミユテーテイング周波
数の選択に際し特に考慮されるべき事項である。

本発明は特定の好ましい実施例についてのみ記
述されてきたが、本発明の範囲内で多くの修正や
変化が可能であることは当業者には明らかだろ
う。従つて本発明の技術内容に対するより良き理
解のために用いられた特定の表現や用語、ならび
に図示された実施例における細部構造によつて、
本発明の及ぶ範囲が必要以上に狭く限定されるこ
とはない。

【図面の簡単な説明】

添付図面において；第１図は本発明の一実施例
を示し、その着想に従つて構成された演算増幅器
システムの回路図、第２Ａ図および第２Ｂ図は、
前記第１図示の実施例について、その一つの動作
状態における第１および第２の増幅器の回路接続
の態様を示した回路図、第３Ａ図および第３Ｂ図
は同じく第２の動作状態における第１図の第１お
よび第２の増幅器の回路接続の態様を示した回路
図、第４図は本発明の着想が特に集積回路として
具現され、コンタクトパツド及び外部コンデンサ
を有する場合の実施例の構成を示すブロツク図、
第５図は本発明の着想をマイクロボルト熱電対増
幅器の応用した場合の実施例を示す回路図、第６
図は本発明の着想に従つて具現されたCMOS集積
回路増幅器の回路図である。 参照番号の説明；１３……非反転入力端子；１
４……反転入力端子；１６……出力端子；４２…
…V⁺の接点；４３，４３……接点；４６……出
力接点；４７，４８……コンデンサ接点；４９…
…V^-の接点；５１……接点；５２……反転入力
の接点；５３……非反転入力の接点；６２……熱
電対；７１，７２……ゲート電極；７４……
MOSインバータ；７３……コミユテーテイング
端子；７６……オートゼロイング端子；８１，８
２……差動接続トランジスタ対；８６，８７……
トランジスタカレントミラー；８８……出力トラ
ンジスタ；９２，９３……接点；９４，９６……
接点。

Claims (1)

1. 【特許請求の範囲】 １ アナログ信号を能動的に処理する回路装置で
   あつて： 各々が第１入力及び第２入力を有し、同一構成
   の第１及び第２の信号処理回路１１，１２と； 前記の各信号処理回路の第１入力に接続された
   キヤパシタ１７，１８と； 入力端子１３，１４及び出力端子１６と； 前記の入力端子と出力端子との間で前記キヤパ
   シタを介して、前記信号処理回路の各々を交互に
   接続するように動作し得るスイツチング手段２１
   −２４，２６−２９，３２，３３，３７，３８で
   あつて、該スイツチング手段はまた、前記入力端
   子及び出力端子から前記信号処理回路を交互に切
   断し、その切断された信号処理回路の出力を、キ
   ヤパシタを介してその第１入力に、かつ、その第
   ２入力にそれぞれ抵抗結合する３１，３６ととも
   に、さらに、前記信号処理回路の第１入力は、入
   来低周波ノイズを実質的に相殺する極性を有する
   電圧でもつて前記キヤパシタを充電するために、
   前記の回路装置の前記入力端子、すなわち、該回
   路装置の接地基準のような低インピーダンス基準
   電源に対して、直接的に接続するように動作可能
   になされている前記スイツチング手段と、 所定の動作周波数で前記スイツチング手段を動
   作せしめる装置７３であつて、それにより、該回
   路装置に印加される信号が前記信号処理回路によ
   つて交互に通過せしめられ、そして、該信号処理
   回路は、該回路装置によるノイズ信号の伝送が最
   小となるように、そのキヤパシタを充電すること
   によつて交互にゼロ調節がなされる前記装置と、 を含んで成ることを特徴とする能動アナログ信号
   処理回路装置。 ２ 特許請求の範囲第１項記載の装置において、
   前記信号処理回路が増幅器を含むことにより特定
   される能動アナログ信号処理回路装置。 ３ 特許請求の範囲第２項記載の装置において、
   前記増幅器ならびに前記スイツチング手段が
   MOS型集積回路装置であることにより特定され
   る能動アナログ信号処理回路装置。 ４ 特許請求の範囲第２項記載の装置において、
   前記増幅器の各々が前記第１及び第２の入力とし
   て反転入力と非反転入力とを備え、前記各非反転
   入力に前記キヤパシタが接続されていることによ
   り特定される能動アナログ信号処理回路装置。 ５ 特許請求の範囲第２項記載の装置において、
   前記スイツチング手段がMOS型のコンプリメン
   タリ集積回路装置で形成されており、かつ、前記
   所定の周波数で同時的にスイツチング動作を行な
   う複数個の装置のための共通ゲート電極を備えた
   ことにより特定される能動アナログ信号処理回路
   装置。 ６ 低ノイズ増幅回路であつて： 各々１つの出力と、反転入力および非反転入力
   を持つ第１および第２の同等の増幅器１１，１２
   と； 前記各増幅器の非反転入力に１個づつ接続され
   ている１対のキヤパシタ１７，１８と； 反転および非反転入力端子１４，１３ならびに
   １個の出力端子１６と； 前記各増幅器の出力を前記出力端子に接続する
   第１および第２のスイツチング手段２６，２７
   と； 前記非反転入力端子１３を前記第１および第２
   の増幅器の各非反転入力に前記キヤパシタを介し
   て接続する第３および第４のスイツチング手段２
   １，２２と； 前記反転入力端子１４を前記第１および第２の
   増幅器の各反転入力に接続する第５および第６の
   スイツチング手段２８，２９と； 前記非反転入力端子１３を前記第１及び第２の
   増幅器の各非反転入力に接続する第７および第８
   のスイツチング手段２３，２４と； 前記第１の増幅器１１の出力を、それの反転入
   力に、ならびに、前記キヤパシタ１７を介して非
   反転入力に、それぞれ抵抗結合する第９および第
   10のスイツチング手段３２，３３と； 前記第２の増幅器１２の出力を、それの反転入
   力に、ならびに、前記キヤパシタ１８を介して非
   反転入力に、それぞれ抵抗結合する第11および第
   12のスイツチング手段３７，３８と； 前記第１、第３、第５、第８、第11および第12
   のスイツチング手段２６，２１，２８，２４，３
   ７，３８より成る第１のグループを、残りのスイ
   ツチング手段２７，２２，２９，２３，３２，３
   ３より成る第２のグループが開いているあいだは
   閉じさせ、それから前記第２のグループが閉じて
   いるあいだは前記第１のグループを開かせるコミ
   ユテーテイング装置７３とを有する低ノイズ増幅
   回路を含んで成る能動アナログ信号処理回路装
   置。 ７ 特許請求の範囲第６項記載の装置において、
   前記コミユテーテイング装置が、相殺されるべき
   低周波ノイズ信号の上限周波数を超えた周波数
   で、前記スイツチング手段のグループの開閉を交
   互に行なうようにした低ノイズ増幅回路を含んで
   成る能動アナログ信号処理回路装置。