JPS61108166A - 半導体素子の電極形成方法 - Google Patents
半導体素子の電極形成方法Info
- Publication number
- JPS61108166A JPS61108166A JP22950284A JP22950284A JPS61108166A JP S61108166 A JPS61108166 A JP S61108166A JP 22950284 A JP22950284 A JP 22950284A JP 22950284 A JP22950284 A JP 22950284A JP S61108166 A JPS61108166 A JP S61108166A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor
- heat treatment
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims abstract description 78
- 238000010438 heat treatment Methods 0.000 claims abstract description 13
- 239000002356 single layer Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 229910045601 alloy Inorganic materials 0.000 abstract description 5
- 239000000956 alloy Substances 0.000 abstract description 5
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 4
- 230000008021 deposition Effects 0.000 abstract 1
- 239000010931 gold Substances 0.000 description 38
- 239000011651 chromium Substances 0.000 description 21
- 239000010936 titanium Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000003415 peat Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の利用分野)
本発明は半導体素子の電極形成方法に関する。
(従来技術とその問題点)
半導体素子には電流注入や電圧印加等のための金属層、
すなわち電極が形成されている。これら電極は電流注入
・電圧印加等の目的に加えて半導体素子をパッケージ等
へ接着する「のり」の役目もある。したがって電極とし
ては半導体との接触抵抗が小さく、かつ、接着性が良い
という性質に加えてパッケージ等との接着性も良い特性
を示すものが求められ、各方面で種々の材料、構造、形
成方法が提案されている。
すなわち電極が形成されている。これら電極は電流注入
・電圧印加等の目的に加えて半導体素子をパッケージ等
へ接着する「のり」の役目もある。したがって電極とし
ては半導体との接触抵抗が小さく、かつ、接着性が良い
という性質に加えてパッケージ等との接着性も良い特性
を示すものが求められ、各方面で種々の材料、構造、形
成方法が提案されている。
半導体レーザに例をとれば、半導体レーザは1970年
に初めて室温連続発振した当初、その寿命は数10秒程
度と極めて短いものであった。しかし現在では、埋め込
み型レーザの開発によシ、発振しきい値が低下し、それ
に伴って寿命も室温で数10万時間が保証されるように
なってきた。
に初めて室温連続発振した当初、その寿命は数10秒程
度と極めて短いものであった。しかし現在では、埋め込
み型レーザの開発によシ、発振しきい値が低下し、それ
に伴って寿命も室温で数10万時間が保証されるように
なってきた。
半導体レーザのこのような長寿命化を可能ならしめたの
は、レーザ構造の改善もさることながら、電極材料、電
極形成プロセスの最適化がなされたからである。
は、レーザ構造の改善もさることながら、電極材料、電
極形成プロセスの最適化がなされたからである。
半導体レーザの電極のひとつにCr/Au(クロム/金
)電極がある。(昭和58年秋季、応用物理学会学術講
演会予稿集、第27P−P−1)このCr/Au電極は
半導体表面にCr(下層電極)、A11(上層電極)を
順次蒸着法等により形成した後、オーミックコンタクト
をとるために360℃程度の高温で熱処理を施して形成
するものである。一般にCrは半導体のみならず、si
o、膜等の酸化膜との着きも良いため、このCr/Au
電極はsio、ストライプ電極への応用が可能である。
)電極がある。(昭和58年秋季、応用物理学会学術講
演会予稿集、第27P−P−1)このCr/Au電極は
半導体表面にCr(下層電極)、A11(上層電極)を
順次蒸着法等により形成した後、オーミックコンタクト
をとるために360℃程度の高温で熱処理を施して形成
するものである。一般にCrは半導体のみならず、si
o、膜等の酸化膜との着きも良いため、このCr/Au
電極はsio、ストライプ電極への応用が可能である。
また、半導体レーザを劣化させる一因として、電極材料
として用いるAuの半導体内部への侵入が考えられてい
るが、Cr/Au電極の場合には、半導体とAu との
間にCrが介在するため、半導体内部へのAuの侵入は
ほとんどない。従って、Cr/Au電極は、SiO,ス
トライプによる電流狭窄構造を併用でき、且つ高信頼ガ
ミ極として広く使われている。
として用いるAuの半導体内部への侵入が考えられてい
るが、Cr/Au電極の場合には、半導体とAu との
間にCrが介在するため、半導体内部へのAuの侵入は
ほとんどない。従って、Cr/Au電極は、SiO,ス
トライプによる電流狭窄構造を併用でき、且つ高信頼ガ
ミ極として広く使われている。
ところが、このCr/Au電極は、熱処理を施す際Cr
がAu層表面に析出し酸化膜を形成するため、半導体レ
ーザをヒートシンクに融着する場合、電極のAuとヒー
トシンクの融材である。AuSn (金・スズ)との合
金反応が起こらず、半導体レーザがヒートシンクから簡
単に剥れてしまうという問題が生じた。また、仮シに融
着されても、放熱効率が悪く、半導体レーザが高温で動
作しなくなるという問題が生じた。同様の問題は、Ti
/Au(チタン/金)電極の場合にも生じることがあっ
た。
がAu層表面に析出し酸化膜を形成するため、半導体レ
ーザをヒートシンクに融着する場合、電極のAuとヒー
トシンクの融材である。AuSn (金・スズ)との合
金反応が起こらず、半導体レーザがヒートシンクから簡
単に剥れてしまうという問題が生じた。また、仮シに融
着されても、放熱効率が悪く、半導体レーザが高温で動
作しなくなるという問題が生じた。同様の問題は、Ti
/Au(チタン/金)電極の場合にも生じることがあっ
た。
以上は半導体レーザの例であるが、これは何も半導体レ
ーザに限ったことではなく、他の半導体素子でも同じこ
とが言える。
ーザに限ったことではなく、他の半導体素子でも同じこ
とが言える。
(発明の目的)
本発明の目的は信頼性が高く、かつ、パッケージ、ヒー
トシンク等との融着時に良好な合金反応が生じ電極構造
を形成する方法を提供するものである。
トシンク等との融着時に良好な合金反応が生じ電極構造
を形成する方法を提供するものである。
(問題点を解決するだめの手段)
本発明は、上記問題点を解決するため、半導体素子基体
表面に単層または多層構造から成るオーミックコンタク
ト用の下層電極を付着せしめた後熱処理を施こし、次い
で前記下層電極上に少なくとも最上層がAuから成る単
層または多層構造の上層電極を形成する方法を採用した
。
表面に単層または多層構造から成るオーミックコンタク
ト用の下層電極を付着せしめた後熱処理を施こし、次い
で前記下層電極上に少なくとも最上層がAuから成る単
層または多層構造の上層電極を形成する方法を採用した
。
(発明の作用・原理)
例えば、Cr/Au電極の例では、Cr/Au積層構造
(下層電極/上層電極積層構造)を半導体素子基体表面
に付着せしめた後熱処理を施こしている。このためCr
/Au1i極の熱処理中にCrがAu層表面に析出する
。この結果電極と被接着体(パッケージ等)との合金反
応が起らなくなる。本発明では下層電極/上層電極の積
層構造を作った後熱処理するのではなく、下層電極を付
着した後熱処理を施こし、この後上層電極を形成する方
法を採用している。このため下層電極が上層電極表面に
析出することが無い。この結果接着時には被接着体との
良好な合金反応が起シ強固な接着が行なわれる。
(下層電極/上層電極積層構造)を半導体素子基体表面
に付着せしめた後熱処理を施こしている。このためCr
/Au1i極の熱処理中にCrがAu層表面に析出する
。この結果電極と被接着体(パッケージ等)との合金反
応が起らなくなる。本発明では下層電極/上層電極の積
層構造を作った後熱処理するのではなく、下層電極を付
着した後熱処理を施こし、この後上層電極を形成する方
法を採用している。このため下層電極が上層電極表面に
析出することが無い。この結果接着時には被接着体との
良好な合金反応が起シ強固な接着が行なわれる。
(実施例1)
以下に本発明の実施例を図面を用いて詳細に説明する。
第1図は本発明の第1の実施例である電極構造の断面図
を示す。半導体レーザ1のp細手導体表面に、下層電極
2として61層4.Au層5を順に蒸着法によ多形成す
る。この後、360℃の窒素雰囲気中で約30分間熱処
理を施した後、下層電極2の上に更に上層電極3として
11層6.Au層7をスパッタ法によシ順次形成する。
を示す。半導体レーザ1のp細手導体表面に、下層電極
2として61層4.Au層5を順に蒸着法によ多形成す
る。この後、360℃の窒素雰囲気中で約30分間熱処
理を施した後、下層電極2の上に更に上層電極3として
11層6.Au層7をスパッタ法によシ順次形成する。
各層の厚さは、下層電極2の61層4が50OA 、
Au層5が1000^、上層電極3の11層6が1 o
ooX 、 Au N 7が500OAである。この電
極構造の場合、下層電極2を形成し、熱処理した後、最
上層が純粋なAu層7となる上層電極3を形成しである
ため、AuSnヒートシンクとの融着の際、良好な着き
が得られる。
Au層5が1000^、上層電極3の11層6が1 o
ooX 、 Au N 7が500OAである。この電
極構造の場合、下層電極2を形成し、熱処理した後、最
上層が純粋なAu層7となる上層電極3を形成しである
ため、AuSnヒートシンクとの融着の際、良好な着き
が得られる。
(実施例2)
第2図は本発明による第2の実施例である電極構造の断
面図を示す。半導体レーザ1のp細手導体表面にストラ
イプ状に窓を開けたsio、膜8を形成した半導体素子
基体に、61層4 、 Au層5からなる下層電極2を
形成し、360℃の窒素雰囲気中で約30分間熱処理を
施した後、11層6.Au層7からなる上層電極を形成
した構造となっている。S iO,膜8の厚さは約30
00^、以下各金属層の厚さは第1の実施例と同様であ
る。本実施例の電極構造によれば、最−と層が純粋なA
u層となっているため、AuSnヒートシンクとの融着
の際良好な着きが得られる。更に、5iot膜8による
ストライプ状電極構造をなしているため、半導体レーザ
の寄生容量が低減され、2 Gb/ s以上の高速変調
が可能な半導体レーザが得られる利点がある。
面図を示す。半導体レーザ1のp細手導体表面にストラ
イプ状に窓を開けたsio、膜8を形成した半導体素子
基体に、61層4 、 Au層5からなる下層電極2を
形成し、360℃の窒素雰囲気中で約30分間熱処理を
施した後、11層6.Au層7からなる上層電極を形成
した構造となっている。S iO,膜8の厚さは約30
00^、以下各金属層の厚さは第1の実施例と同様であ
る。本実施例の電極構造によれば、最−と層が純粋なA
u層となっているため、AuSnヒートシンクとの融着
の際良好な着きが得られる。更に、5iot膜8による
ストライプ状電極構造をなしているため、半導体レーザ
の寄生容量が低減され、2 Gb/ s以上の高速変調
が可能な半導体レーザが得られる利点がある。
(実施例3)
第3図に本発明による第3の実施例である電極構造の断
面図を示す。半導体レーザ1のp細手導体表面に、単層
のTi9からなる下層電極2をスパッタ法によ)形成し
、400℃の窒素雰囲気中で約5分間熱処理を施した。
面図を示す。半導体レーザ1のp細手導体表面に、単層
のTi9からなる下層電極2をスパッタ法によ)形成し
、400℃の窒素雰囲気中で約5分間熱処理を施した。
この後、 Cr層10 、 Au層11からなる上層電
極3′ff:蒸着法で形成した構造となっている。各層
の厚さは、Ti層9が約500A 、 Cr層10が約
500^、 Au層11が約500OAである。本実施
例の電極構造においても、最上層が純粋なAu層11と
なっているため、AuSnヒートシンクとの融着時に良
好な着きが得られる。
極3′ff:蒸着法で形成した構造となっている。各層
の厚さは、Ti層9が約500A 、 Cr層10が約
500^、 Au層11が約500OAである。本実施
例の電極構造においても、最上層が純粋なAu層11と
なっているため、AuSnヒートシンクとの融着時に良
好な着きが得られる。
以上説明した本発明による第1.第2.第3の実施例に
おいては、半導体表面に接触する最下層の金属が01層
4又はTi層9であるため、半導体結晶内部へのAuの
侵入がほとんどなく、高信頼な電極構造となっている。
おいては、半導体表面に接触する最下層の金属が01層
4又はTi層9であるため、半導体結晶内部へのAuの
侵入がほとんどなく、高信頼な電極構造となっている。
第1.第2.第3の実施例で示した電極構造を、InG
aAsP/ InP系の半導体レーザに採用し、70℃
雰囲気で5 mW定出力動作のエージング試験を行った
ところ、それぞれ3000時間経過後においてもほとん
ど劣化もなく安定に動作している。−士た、本発明によ
る電極構造を採用した半導体レーザをAuSnダイアモ
ンド・ヒートシンクに融着したところ、熱抵抗が45℃
/Wと極めて低い値が得られておシ、半導体レーザとピ
ートシンクとの良好な着きが得られていることが確認さ
れた。
aAsP/ InP系の半導体レーザに採用し、70℃
雰囲気で5 mW定出力動作のエージング試験を行った
ところ、それぞれ3000時間経過後においてもほとん
ど劣化もなく安定に動作している。−士た、本発明によ
る電極構造を採用した半導体レーザをAuSnダイアモ
ンド・ヒートシンクに融着したところ、熱抵抗が45℃
/Wと極めて低い値が得られておシ、半導体レーザとピ
ートシンクとの良好な着きが得られていることが確認さ
れた。
尚、本発明の実施例では、下層電極2として、01層4
/ Au層5の多層構造、及びTi層9の単層構造を
示したが、下層電極2はAu以外の金属を少くとも含む
構造からなっていればよく、例えばCrの単層、または
Ti/Auの多層構造等からなってもよい。更に、本発
明の実施例では一ヒ層電極3として、Ti 6 / A
u 7及びCr 10/Au 11の多層構造を示した
が、上層電極3は少くとも最上層がAu層からなってい
ればよく、例えばAuの単層、あるいはTi/pt/A
uの多層構造等からなってもよい。半導体レーザ1に用
いる材料系は特に限定されず、例えば、InGaAsP
/ InP系、 A/GaAs /GaAs系等いかな
る材料系でもよい。また、半導体レーザの構造も限定さ
れない。本発明の実施例では、半導体レーザ1のp側電
極のみに限定して述べたが、本発明による電極構造の最
下層の金属、すなわち01層4 、 Ti層9はn型半
導体とのオーミック特性も良好であるため、本発明によ
る電極構造はn側電極としても有効である。本発明は半
導体レーザのみならず、発光ダイオード等の他の半導体
素子にも有効である。
/ Au層5の多層構造、及びTi層9の単層構造を
示したが、下層電極2はAu以外の金属を少くとも含む
構造からなっていればよく、例えばCrの単層、または
Ti/Auの多層構造等からなってもよい。更に、本発
明の実施例では一ヒ層電極3として、Ti 6 / A
u 7及びCr 10/Au 11の多層構造を示した
が、上層電極3は少くとも最上層がAu層からなってい
ればよく、例えばAuの単層、あるいはTi/pt/A
uの多層構造等からなってもよい。半導体レーザ1に用
いる材料系は特に限定されず、例えば、InGaAsP
/ InP系、 A/GaAs /GaAs系等いかな
る材料系でもよい。また、半導体レーザの構造も限定さ
れない。本発明の実施例では、半導体レーザ1のp側電
極のみに限定して述べたが、本発明による電極構造の最
下層の金属、すなわち01層4 、 Ti層9はn型半
導体とのオーミック特性も良好であるため、本発明によ
る電極構造はn側電極としても有効である。本発明は半
導体レーザのみならず、発光ダイオード等の他の半導体
素子にも有効である。
(発明の効果)
以上説明したように本発明によれば半導体素子と被接着
体(パッケージ、ヒートシンク等)トノ接着が強固にな
る。その結果半導体素子の特性も改善される。例えば、
半導体レーザを例にとると、半導体レーザとヒートシン
クとの良好な着きが得られるため、半導体レーザの活性
層で発熱した熱を効率よく放熱でき、高温動作、高出力
動作が可能となる。また、それにより一定出力を得るた
めの駆動電流が低減されるため、信頼性の面でも利点は
多い。
体(パッケージ、ヒートシンク等)トノ接着が強固にな
る。その結果半導体素子の特性も改善される。例えば、
半導体レーザを例にとると、半導体レーザとヒートシン
クとの良好な着きが得られるため、半導体レーザの活性
層で発熱した熱を効率よく放熱でき、高温動作、高出力
動作が可能となる。また、それにより一定出力を得るた
めの駆動電流が低減されるため、信頼性の面でも利点は
多い。
第1.第2.第3図は本発明の第1.第2.第3の実施
列を示す断面図であり、1は半導体レーザ、2は下層電
極、3は上層電極、4はCr層、5はAu層、6はTi
層、7はAu層、8はSin、膜。 9はTi層、10はCr層、11はAu層である。 −埋入弁理士 内反 晋 =360= 1訂、’)3.’d@詣 一’? Ti ) 2.1#@趣 −t′F−凛i不し−ザ
列を示す断面図であり、1は半導体レーザ、2は下層電
極、3は上層電極、4はCr層、5はAu層、6はTi
層、7はAu層、8はSin、膜。 9はTi層、10はCr層、11はAu層である。 −埋入弁理士 内反 晋 =360= 1訂、’)3.’d@詣 一’? Ti ) 2.1#@趣 −t′F−凛i不し−ザ
Claims (1)
- 半導体素子基体表面に単層または多層構造から成るオ
ーミックコンタクト用の下層電極を付着せしめた後熱処
理を施こし、次いで前記下層電極上に少なくとも最上層
がAuから成る単層または多層構造の上層電極を形成す
ることを特徴とする半導体素子の電極形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22950284A JPS61108166A (ja) | 1984-10-31 | 1984-10-31 | 半導体素子の電極形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22950284A JPS61108166A (ja) | 1984-10-31 | 1984-10-31 | 半導体素子の電極形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61108166A true JPS61108166A (ja) | 1986-05-26 |
Family
ID=16893173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22950284A Pending JPS61108166A (ja) | 1984-10-31 | 1984-10-31 | 半導体素子の電極形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61108166A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05263566A (ja) * | 1992-03-17 | 1993-10-12 | Misawa Homes Co Ltd | 開口部のサッシ枠構造及び開口部のサッシ枠固定方法 |
WO2000049645A1 (en) * | 1999-02-18 | 2000-08-24 | The Furukawa Electric Co., Ltd. | Electrode for semiconductor device and its manufacturing method |
JP2001244548A (ja) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics Kk | 半導体レーザ装置 |
-
1984
- 1984-10-31 JP JP22950284A patent/JPS61108166A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05263566A (ja) * | 1992-03-17 | 1993-10-12 | Misawa Homes Co Ltd | 開口部のサッシ枠構造及び開口部のサッシ枠固定方法 |
WO2000049645A1 (en) * | 1999-02-18 | 2000-08-24 | The Furukawa Electric Co., Ltd. | Electrode for semiconductor device and its manufacturing method |
US6639316B1 (en) | 1999-02-18 | 2003-10-28 | The Furukawa Electric Co., Ltd. | Electrode having substrate and surface electrode components for a semiconductor device |
JP2001244548A (ja) * | 2000-03-01 | 2001-09-07 | Hamamatsu Photonics Kk | 半導体レーザ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3685306B2 (ja) | 2波長半導体レーザ素子及びその製造方法 | |
JP3271475B2 (ja) | 電気素子の接合材料および接合方法 | |
JP3461632B2 (ja) | 半導体レーザ装置 | |
US7439551B2 (en) | Nitride-based compound semiconductor light emitting device | |
JP3511970B2 (ja) | 窒化物半導体発光素子 | |
JP4597796B2 (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
JP4371956B2 (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
JP4514376B2 (ja) | 窒化物半導体レーザ装置 | |
JP2000196197A (ja) | 成長基板が除去された窒化物レ―ザダイオ―ドの構造及び窒化物レ―ザダイオ―ドアレイ構造の製造方法 | |
JPWO2008120432A1 (ja) | オーミック電極構造体および半導体素子 | |
JPH1154843A (ja) | 半導体装置及びその製造方法 | |
US6268230B1 (en) | Semiconductor light emitting device | |
JPS60186076A (ja) | 半導体発光装置 | |
JPS61108166A (ja) | 半導体素子の電極形成方法 | |
JP4908982B2 (ja) | 半導体レーザ素子 | |
JP2001230498A (ja) | Iii族窒化物系化合物半導体レーザ | |
JP2018164068A (ja) | 半導体レーザ装置 | |
JP3634538B2 (ja) | 半導体レーザ素子の製造方法および半導体レーザ装置 | |
JPH08125270A (ja) | 積層型半導体レーザ | |
US10193301B2 (en) | Method of manufacturing light emitting device and light emitting device | |
JP2828235B2 (ja) | 半導体レーザ装置 | |
JPH0946000A (ja) | 半導体発光素子 | |
JP4522333B2 (ja) | 半導体レーザ素子の製造方法 | |
JPH0888197A (ja) | 2−6族化合物半導体用電極 | |
JPS5911675A (ja) | 化合物半導体用p側オ−ミツク電極 |