JPS6110375Y2 - - Google Patents
Info
- Publication number
- JPS6110375Y2 JPS6110375Y2 JP4104780U JP4104780U JPS6110375Y2 JP S6110375 Y2 JPS6110375 Y2 JP S6110375Y2 JP 4104780 U JP4104780 U JP 4104780U JP 4104780 U JP4104780 U JP 4104780U JP S6110375 Y2 JPS6110375 Y2 JP S6110375Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- division ratio
- frequency division
- oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 41
- 230000003321 amplification Effects 0.000 description 7
- 238000003199 nucleic acid amplification method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
本考案はスーパーヘテロダイン方式の通信機の
周波数制御システムに関し、更に詳言すれば局部
発振周波数と復調または被変調用の発振器の発振
周波数との関係を自由に選択することのできる通
信機の周波数制御システムに関する。 従来の通信機においてたとえば受信動作の場合
を例に示せば第１図に示す如く構成されている。
第１図において、１はアンテナを、２は高周波増
幅段を、３は混合回路を、４は中間周波増幅段
を、５は復調回路を、６は低周波増幅段を、７は
スピーカを、８は可変周波数発振器を、９はフエ
ーズロツクドループ（以下、PLLと記す）で構成
した局部発振回路を、１０はキヤリヤ周波数発振
回路を、１１は局部発振回路９のPLL回路内に設
けた混合回路である。 通信機の局部発振周波数にキヤリヤ周波数を混
合したり、また第１図に示す如く局部発振回路９
をPLL回路で構成し、このPLL回路内に混合回路
１１を設けて、キヤリヤ周波数を混合したりする
周波数制御システムを採用しているのは、パスバ
ンド・チユーニング、所謂中間周波シフトなどを
行なわせるためである。 ここでパスバンド・チユーニング、所謂中間周
波シフトとは受信周波数（キヤリヤ位置）を変え
ずに中間周波の通過帯域を変化させることをい
う。 しかし、上記の如き従来の方法によるときは、
キヤリヤ信号発生回路の発振周波数と局部発振回
路の発振周波数との間に一定の関係を持たせるこ
とはできるが、一方キヤリヤ周波数発振回路およ
び局部発振回路をそれぞれ無関係な周波数で発振
させることができなくなる欠点がある。このため
キヤリヤ周波数発振回路および局部発振回路それ
ぞれの発振周波数が見かけ上独立となるように第
３の発振器を必要とした。 本考案は上記にかんがみなされたもので、局部
発振周波数と復調または被変調用の発振器の発振
周波数との関係を任意に選択することができ、所
謂中間周波シフトをも行なえる通信機の周波数制
御システムを提供することを目的とするものであ
る。 以下、本考案を実施例により説明する。 第２図は本考案の一実施例のブロツク図であ
り、受信動作の場合を示している。 １，２，３，４，５，６および７は第１図と同
様に、アンテナ、高周波増幅段、混合回路、中間
周波増幅段、微調回路、低周波増幅段およびスピ
ーカをそれぞれ示している。 また、１２および１６は電圧制御発振器を、１
３および１７はプログラマブルカウンタ（以下、
PCと記す）を、１４および１８は位相比較器
を、１５および１９はローパスフイルタを、２０
は基準周波数発振回路をそれぞれ示しており、電
圧制御発振器１２、PC１３、位相比較器１４、
ローパスフイルタ１５および基準周波数発振器２
０とでPLL回路を構成し局部発振回路２１を形成
している。同様に電圧制御発振器１６、PC１
７、位相比較器１８、ローパスフイルタ１９およ
び基準周波数発振器２０とでPLL回路を構成し、
キヤリヤ周波数発振回路２２を形成している。 また一方、２３および２４はそれぞれPC１３
および１７の分周比をそれぞれ設定する分周比設
定回路であり、２５はデジタル加算器（以下、単
に加算器と記す）であり、２６は分周比設定回路
２４からの分周比設定出力を加算器２５に出力す
るか、否かを選択することができる加算器制御回
路である。 いま、局部発振回路２１を構成するPLL回路を
PLL回路１とし、キヤリヤ周波数発振回路２２を
構成するPLL回路をPLL回路とし、基準周波数
発振回路２０の発振周波数をr、局部発振回路
２１の発振周波数をL、キヤリヤ周波数発振回
路２２の発振周波数をCと記す。 PLL回路およびがともにロツク状態にある
ときは、
周波数制御システムに関し、更に詳言すれば局部
発振周波数と復調または被変調用の発振器の発振
周波数との関係を自由に選択することのできる通
信機の周波数制御システムに関する。 従来の通信機においてたとえば受信動作の場合
を例に示せば第１図に示す如く構成されている。
第１図において、１はアンテナを、２は高周波増
幅段を、３は混合回路を、４は中間周波増幅段
を、５は復調回路を、６は低周波増幅段を、７は
スピーカを、８は可変周波数発振器を、９はフエ
ーズロツクドループ（以下、PLLと記す）で構成
した局部発振回路を、１０はキヤリヤ周波数発振
回路を、１１は局部発振回路９のPLL回路内に設
けた混合回路である。 通信機の局部発振周波数にキヤリヤ周波数を混
合したり、また第１図に示す如く局部発振回路９
をPLL回路で構成し、このPLL回路内に混合回路
１１を設けて、キヤリヤ周波数を混合したりする
周波数制御システムを採用しているのは、パスバ
ンド・チユーニング、所謂中間周波シフトなどを
行なわせるためである。 ここでパスバンド・チユーニング、所謂中間周
波シフトとは受信周波数（キヤリヤ位置）を変え
ずに中間周波の通過帯域を変化させることをい
う。 しかし、上記の如き従来の方法によるときは、
キヤリヤ信号発生回路の発振周波数と局部発振回
路の発振周波数との間に一定の関係を持たせるこ
とはできるが、一方キヤリヤ周波数発振回路およ
び局部発振回路をそれぞれ無関係な周波数で発振
させることができなくなる欠点がある。このため
キヤリヤ周波数発振回路および局部発振回路それ
ぞれの発振周波数が見かけ上独立となるように第
３の発振器を必要とした。 本考案は上記にかんがみなされたもので、局部
発振周波数と復調または被変調用の発振器の発振
周波数との関係を任意に選択することができ、所
謂中間周波シフトをも行なえる通信機の周波数制
御システムを提供することを目的とするものであ
る。 以下、本考案を実施例により説明する。 第２図は本考案の一実施例のブロツク図であ
り、受信動作の場合を示している。 １，２，３，４，５，６および７は第１図と同
様に、アンテナ、高周波増幅段、混合回路、中間
周波増幅段、微調回路、低周波増幅段およびスピ
ーカをそれぞれ示している。 また、１２および１６は電圧制御発振器を、１
３および１７はプログラマブルカウンタ（以下、
PCと記す）を、１４および１８は位相比較器
を、１５および１９はローパスフイルタを、２０
は基準周波数発振回路をそれぞれ示しており、電
圧制御発振器１２、PC１３、位相比較器１４、
ローパスフイルタ１５および基準周波数発振器２
０とでPLL回路を構成し局部発振回路２１を形成
している。同様に電圧制御発振器１６、PC１
７、位相比較器１８、ローパスフイルタ１９およ
び基準周波数発振器２０とでPLL回路を構成し、
キヤリヤ周波数発振回路２２を形成している。 また一方、２３および２４はそれぞれPC１３
および１７の分周比をそれぞれ設定する分周比設
定回路であり、２５はデジタル加算器（以下、単
に加算器と記す）であり、２６は分周比設定回路
２４からの分周比設定出力を加算器２５に出力す
るか、否かを選択することができる加算器制御回
路である。 いま、局部発振回路２１を構成するPLL回路を
PLL回路１とし、キヤリヤ周波数発振回路２２を
構成するPLL回路をPLL回路とし、基準周波数
発振回路２０の発振周波数をr、局部発振回路
２１の発振周波数をL、キヤリヤ周波数発振回
路２２の発振周波数をCと記す。 PLL回路およびがともにロツク状態にある
ときは、
【表】
ｆＣ＝Ｃ・ｆｒ
が成立する。 ここで加算器２５の出力によるPC１３の分周
比をＬ、分周比設定回路２３の出力のみによる
PC１３の分周比をL′、分周比設定回路２４の出
力によるPC１７の分周比をＣとする。 そこでL′＋Ｃ＝Ｌであり、 L＝（L′＋Ｃ）r ……(2) である。また高周波増幅段２から混合回路３への
出力周波数すなわち受信周波数を０、中間周波
数をI、復調回路５の出力周波数をAとすれ
ば、（アツパーヘテロダインダウンコンバージヨ
ンの場合） I＝L−０ ………(3) A＝｜I−C｜ ………(4) である。従つて、 A＝｜L−０−C｜ ＝｜（L′＋Ｃ）・r−０−Ｃ・r｜ ＝｜L′・r−０｜ ………(5) ０＝L−（C±A）＝L′・r±A
………（5′） が成立する。 いま、Ｃ＝C′＋ΔＣの如く、分周比設定回路
２４の分周比出力を変更してPC１７の分周比を
ΔＣだけ変更した場合において、加算器制御回路
２６が分周比設定回路２４の分周比出力を加算器
２５に導き、PC１３の分周比をΔＣだけ変更す
る場合は、この場合の局部発振回路２１の発振周
波数をL1とすると、 C＝C′・r＋ΔＣ・r ………(6) L1＝Ｌ・r＋ΔＣ・r ………(7) となる。 また加算器制御回路２６が分周比設定回路２４
の分周比出力の変化分を加算器２５に導かない場
合、PC１３の分周比は変化なく、この場合の局
部発振回路２１の発振周波数をL2とすると、 L2＝Ｌ・r ………(8) のままである。 ここで(7)式が得られる場合は、式(5)，（5′）の
式の形は変らず、同形である。そこでこの場合、
０＝L′r±Aとなり発信周波数は変化しない
が、中間周波数IはI＝（L′＋Ｃ）r−０か
ら〔L′＋（Ｃ＋ΔＣ）〕r−０に変化し、この
差の周波数ΔＣ・rの周波数だけ中間周波数帯
域が偏位することになる。 一方、(8)式が得られる場合には(5)，（5′）式は A＝｜L′・r−０−ΔＣ・r｜
………(9) ０＝L′・r−ΔＣ・r±A ………（9′） となる。 以上のことから明きらかな如く、加算器制御回
路２６を切替えて分周比設定回路２４の出力の変
化によるPC１７の分周比の変化を分周比設定回
路２３の出力によるPC１３の分周比に加えるか
否かで中間周波シフト機能とするか、受信ビート
のピツチ可変機能（BFO）とするかを選択する
ことができる。 つぎに送信状態にした場合について説明する。
送信状態の場合は第２図において高周波増幅段
２、混合回路３、中間周波増幅段４、復調回路
５、低周波増幅段６、スピーカ７間のそれぞれの
信号の方向を逆にし、復調回路５に代つて変調回
路を、スピーカ７に代つてマイクロホンとすれば
よい。 送信状態の場合において、加算器制御回路２６
によつて前記のΔＣ成分を分周比設定回路２３の
出力のみによるPC１３の分周比L′に加算しない
ようにし、送信状態でΔＣ成分をΔC1，ΔC2と
に切替えることによりFSK信号（電波型式F1）の
発射が容易になる。 なお、送、受信周波数は０＝L′・rであ
り、分周比設定回路２３の出力によるPC１３の
分周比L′を変えることにより任意に選べることは
いうまでもない。 また、分周比設定回路２３および２４、加算器
２５、加算器制御回路２６の機能を含めてマイク
ロコンピユータシステムで構成することもでき
る。 以上説明した如く本考案によれば局部発振回路
および復調または変調用の発振回路をPLL回路で
構成し、それぞれのPLL回路の発振周波数を独立
しておよび所定の関係に設定することができる様
にしたため、所謂中間周波シフトを実現すること
ができる。 また、局部発振周波数と独立して変調または復
調用の発振周波数を設定できるため、電信信号を
受信する場合などに受信音の間隔を任意に変化さ
せることができ、また送信時にはFSK電波を容
易に発射することができる。 また、局部発振回路を構成するPLL回路内にキ
ヤリヤ発振周波数との混合回路が不要なために、
スプリアスに有利である。 また、通信機外からの信号による周波数の遠隔
制御が容易となる。 また、マイクロコンピユータなどを使用するこ
とにより幅広い応用が可能となるなどの効果があ
る。
が成立する。 ここで加算器２５の出力によるPC１３の分周
比をＬ、分周比設定回路２３の出力のみによる
PC１３の分周比をL′、分周比設定回路２４の出
力によるPC１７の分周比をＣとする。 そこでL′＋Ｃ＝Ｌであり、 L＝（L′＋Ｃ）r ……(2) である。また高周波増幅段２から混合回路３への
出力周波数すなわち受信周波数を０、中間周波
数をI、復調回路５の出力周波数をAとすれ
ば、（アツパーヘテロダインダウンコンバージヨ
ンの場合） I＝L−０ ………(3) A＝｜I−C｜ ………(4) である。従つて、 A＝｜L−０−C｜ ＝｜（L′＋Ｃ）・r−０−Ｃ・r｜ ＝｜L′・r−０｜ ………(5) ０＝L−（C±A）＝L′・r±A
………（5′） が成立する。 いま、Ｃ＝C′＋ΔＣの如く、分周比設定回路
２４の分周比出力を変更してPC１７の分周比を
ΔＣだけ変更した場合において、加算器制御回路
２６が分周比設定回路２４の分周比出力を加算器
２５に導き、PC１３の分周比をΔＣだけ変更す
る場合は、この場合の局部発振回路２１の発振周
波数をL1とすると、 C＝C′・r＋ΔＣ・r ………(6) L1＝Ｌ・r＋ΔＣ・r ………(7) となる。 また加算器制御回路２６が分周比設定回路２４
の分周比出力の変化分を加算器２５に導かない場
合、PC１３の分周比は変化なく、この場合の局
部発振回路２１の発振周波数をL2とすると、 L2＝Ｌ・r ………(8) のままである。 ここで(7)式が得られる場合は、式(5)，（5′）の
式の形は変らず、同形である。そこでこの場合、
０＝L′r±Aとなり発信周波数は変化しない
が、中間周波数IはI＝（L′＋Ｃ）r−０か
ら〔L′＋（Ｃ＋ΔＣ）〕r−０に変化し、この
差の周波数ΔＣ・rの周波数だけ中間周波数帯
域が偏位することになる。 一方、(8)式が得られる場合には(5)，（5′）式は A＝｜L′・r−０−ΔＣ・r｜
………(9) ０＝L′・r−ΔＣ・r±A ………（9′） となる。 以上のことから明きらかな如く、加算器制御回
路２６を切替えて分周比設定回路２４の出力の変
化によるPC１７の分周比の変化を分周比設定回
路２３の出力によるPC１３の分周比に加えるか
否かで中間周波シフト機能とするか、受信ビート
のピツチ可変機能（BFO）とするかを選択する
ことができる。 つぎに送信状態にした場合について説明する。
送信状態の場合は第２図において高周波増幅段
２、混合回路３、中間周波増幅段４、復調回路
５、低周波増幅段６、スピーカ７間のそれぞれの
信号の方向を逆にし、復調回路５に代つて変調回
路を、スピーカ７に代つてマイクロホンとすれば
よい。 送信状態の場合において、加算器制御回路２６
によつて前記のΔＣ成分を分周比設定回路２３の
出力のみによるPC１３の分周比L′に加算しない
ようにし、送信状態でΔＣ成分をΔC1，ΔC2と
に切替えることによりFSK信号（電波型式F1）の
発射が容易になる。 なお、送、受信周波数は０＝L′・rであ
り、分周比設定回路２３の出力によるPC１３の
分周比L′を変えることにより任意に選べることは
いうまでもない。 また、分周比設定回路２３および２４、加算器
２５、加算器制御回路２６の機能を含めてマイク
ロコンピユータシステムで構成することもでき
る。 以上説明した如く本考案によれば局部発振回路
および復調または変調用の発振回路をPLL回路で
構成し、それぞれのPLL回路の発振周波数を独立
しておよび所定の関係に設定することができる様
にしたため、所謂中間周波シフトを実現すること
ができる。 また、局部発振周波数と独立して変調または復
調用の発振周波数を設定できるため、電信信号を
受信する場合などに受信音の間隔を任意に変化さ
せることができ、また送信時にはFSK電波を容
易に発射することができる。 また、局部発振回路を構成するPLL回路内にキ
ヤリヤ発振周波数との混合回路が不要なために、
スプリアスに有利である。 また、通信機外からの信号による周波数の遠隔
制御が容易となる。 また、マイクロコンピユータなどを使用するこ
とにより幅広い応用が可能となるなどの効果があ
る。
第１図は従来の周波数制御システムの通信機の
受信動作の場合のブロツク図。第２図は本考案の
一実施例のブロツク図。 ３……混合回路、４……中間周波増幅段、５…
…復調回路、１２および１６……電圧制御発振
器、１３および１７……PC、１４および１８…
…位相比較器、１５および１９……ローパスフイ
ルタ、２０……基準周波数発振器、２１……局部
発振回路、２２……キヤリヤ周波数発振回路、２
３および２４……分周比設定回路、２５……加算
器、２６……加算器制御回路。
受信動作の場合のブロツク図。第２図は本考案の
一実施例のブロツク図。 ３……混合回路、４……中間周波増幅段、５…
…復調回路、１２および１６……電圧制御発振
器、１３および１７……PC、１４および１８…
…位相比較器、１５および１９……ローパスフイ
ルタ、２０……基準周波数発振器、２１……局部
発振回路、２２……キヤリヤ周波数発振回路、２
３および２４……分周比設定回路、２５……加算
器、２６……加算器制御回路。
Claims (1)
- スーパーヘテロダイン方式の通信機において、
局部発振回路および復調または変調用の周波数発
振回路をフエーズロツクドループ回路からなる周
波数シンセサイザで構成し、前記両発振回路のフ
エーズロツクドループのプログラムカウンタの分
周比を独立に設定する第１のおよび第２の設定手
段と、選択的に前記第１の設定手段からの設定値
と第２の設定手段からの設定値とを加算または減
算して前記局部発振回路を構成するフエーズロツ
クドループのプログラムカウンタの分周比の設定
とする演算手段とを備えたことを特徴とする通信
機の周波数制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104780U JPS6110375Y2 (ja) | 1980-03-28 | 1980-03-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104780U JPS6110375Y2 (ja) | 1980-03-28 | 1980-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56152425U JPS56152425U (ja) | 1981-11-14 |
| JPS6110375Y2 true JPS6110375Y2 (ja) | 1986-04-03 |
Family
ID=29636433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4104780U Expired JPS6110375Y2 (ja) | 1980-03-28 | 1980-03-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6110375Y2 (ja) |
-
1980
- 1980-03-28 JP JP4104780U patent/JPS6110375Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56152425U (ja) | 1981-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1032520A (ja) | ２つの周波数帯域の無線周波数信号を送受信する送受信装置 | |
| JPS623621B2 (ja) | ||
| JPH0936768A (ja) | 受信用ｉｃおよびスーパーヘテロダイン受信機 | |
| JPH08265211A (ja) | 集積回路および送受信機 | |
| JPH08251026A (ja) | 集積回路および送受信機 | |
| JP3949389B2 (ja) | デュアル型デジタルテレビジョンチューナ | |
| JP2009536795A (ja) | ノイズリダクションを持つ無線周波数信号の受信及び／又は送信用の装置 | |
| JPS5997233A (ja) | 直接混合同期受信機 | |
| JPS6110375Y2 (ja) | ||
| JPS588617B2 (ja) | ジユシンキ | |
| US4095190A (en) | Tuning system | |
| JPH08186519A (ja) | 送受信回路 | |
| JPS6325786Y2 (ja) | ||
| JP2580833B2 (ja) | 周波数変換回路 | |
| JPS631476Y2 (ja) | ||
| JP3594042B2 (ja) | Ｐｌｌの制御回路および送受信回路 | |
| SU1518912A1 (ru) | Устройство дл формировани сигналов с фазо-частотной манипул цией | |
| JPS6246358Y2 (ja) | ||
| JP2003198402A (ja) | 受信機 | |
| JPH0311960Y2 (ja) | ||
| JP3387112B2 (ja) | 送信装置 | |
| JPH0314812Y2 (ja) | ||
| JPS6348969Y2 (ja) | ||
| JPH028446Y2 (ja) | ||
| JPH0251299B2 (ja) |