JPS61102790A - 超電導集積回路素子の形成方法 - Google Patents
超電導集積回路素子の形成方法Info
- Publication number
- JPS61102790A JPS61102790A JP59224212A JP22421284A JPS61102790A JP S61102790 A JPS61102790 A JP S61102790A JP 59224212 A JP59224212 A JP 59224212A JP 22421284 A JP22421284 A JP 22421284A JP S61102790 A JPS61102790 A JP S61102790A
- Authority
- JP
- Japan
- Prior art keywords
- sio
- substrate
- lower electrode
- film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
木完明は超電導機能素子、特にトンネル型ジョセフソン
接合素子の接合窓形成に好適な層間絶縁膜の形成方法に
関するものである。
接合素子の接合窓形成に好適な層間絶縁膜の形成方法に
関するものである。
ジョセフソン接合素子は、超電導および障壁層 “を通
してのトンネル効果にいう二つの量子力学的現象によっ
て動作する素子である。このジョセフソン接合は、第４
図に示すように、下部電極１０上に接合窓を設けた層間
絶縁膜１２．および上部電極１３を形成し、この接合窓
によって開口した二つの超電導体の間に厚さ数ｎｍの極
めて薄い障ｕｌｌｌを挟んだサンドインチｔＪａである
。この障壁層の面積を決定せしめるが接合窓である。ジ
ョセフソン接合素子の層間絶縁膜には、ＳｉＯが用いら
れている。このＳｉＯ膜は、真空蒸着法によって第１図
に示すような方法で作製する。しかし、Ｓｉ０粒子は付
着係数が低いため散乱する。
してのトンネル効果にいう二つの量子力学的現象によっ
て動作する素子である。このジョセフソン接合は、第４
図に示すように、下部電極１０上に接合窓を設けた層間
絶縁膜１２．および上部電極１３を形成し、この接合窓
によって開口した二つの超電導体の間に厚さ数ｎｍの極
めて薄い障ｕｌｌｌを挟んだサンドインチｔＪａである
。この障壁層の面積を決定せしめるが接合窓である。ジ
ョセフソン接合素子の層間絶縁膜には、ＳｉＯが用いら
れている。このＳｉＯ膜は、真空蒸着法によって第１図
に示すような方法で作製する。しかし、Ｓｉ０粒子は付
着係数が低いため散乱する。
この散乱したＳｉ０粒子が、レジストステンシルパター
ンｌの側壁にまわり込み、付着する。このため、リフト
オフ後残渣５が発生し、接合面積の変動の原因となる。
ンｌの側壁にまわり込み、付着する。このため、リフト
オフ後残渣５が発生し、接合面積の変動の原因となる。
この接合面積のバラツキが。
直接臨界電流値の変動として素子特性に反映する。
この問題は、接合窓が微小なほど顕著に現われる。
この接合窓にまわり込んだＳｉ０粒子による残渣５を除
去する方法について述べである特許の例として特開昭５
８−１４５１７７号公報がある。また、第２図に示すよ
うなステンシルをっけないレジストパターン２を用いる
作製法では、残渣もなく接合窓の面積は均一であるが突
起６が発生するために上部電極膜の断線といった問題が
ある。第１図、＠２図において、３は蒸着したＳｉｎ、
４はレジストステンシルのひさしの長さである。
去する方法について述べである特許の例として特開昭５
８−１４５１７７号公報がある。また、第２図に示すよ
うなステンシルをっけないレジストパターン２を用いる
作製法では、残渣もなく接合窓の面積は均一であるが突
起６が発生するために上部電極膜の断線といった問題が
ある。第１図、＠２図において、３は蒸着したＳｉｎ、
４はレジストステンシルのひさしの長さである。
本発明の目的は、接合窓をＳｉＯ膜を使用して形成する
にあたり、均一な面積を有する接合ｆｉｆｆｉ再現よく
形成できる層間絶縁膜の形成方法を四部することにある
。
にあたり、均一な面積を有する接合ｆｉｆｆｉ再現よく
形成できる層間絶縁膜の形成方法を四部することにある
。
ネ
〔発明の概吟〕
トンネル型ジョセフソン接合素子の臨界電流のバラツキ
を小さくするには、接合窓の面積を均一に形成する必要
がある。従来例では、ＳｉＯの付着率が低いためＳｉ０
粒子の回込みによる不必要な残渣が生じ、これが接合窓
の面積のバラツキ要因であった２本発明では、それらの
問題点を解決するため基Ｆｉ湿温度２７３Ｋから７７に
の範囲に冷却し、ＳｉＯ膜を形成した。基板を低温に冷
却することによってＳｉＯの付着率を高めて５ｉＯｉ発
粒子の散乱による再付着を防ぐことができた。
を小さくするには、接合窓の面積を均一に形成する必要
がある。従来例では、ＳｉＯの付着率が低いためＳｉ０
粒子の回込みによる不必要な残渣が生じ、これが接合窓
の面積のバラツキ要因であった２本発明では、それらの
問題点を解決するため基Ｆｉ湿温度２７３Ｋから７７に
の範囲に冷却し、ＳｉＯ膜を形成した。基板を低温に冷
却することによってＳｉＯの付着率を高めて５ｉＯｉ発
粒子の散乱による再付着を防ぐことができた。
これにより残渣の無い均一な開口部面積を有する接合窓
を再現性よく形成することが可能になった。
を再現性よく形成することが可能になった。
以下、本発明の一実施例を第３図、第４図および第５図
により説明する。あらかじめ清浄化処理したシリコン単
結晶基板７に熱酸化法により厚さ約６００ｎｍの５１０
２層８を形成する。再び鎖板を清浄化処理したのち６Ｘ
１０−’Ｔｏｒｒの真空中でＳｉＯを約２００ｎｍの厚
さに蒸着し層間絶縁膜９を形成する。つぎにフォトレジ
ストを用いて所望のパターンを形成し清浄化処理後Ｐｂ
合金を約２００ｎｍの厚さに蒸着しりフトオフによって
下部電極１０を形成する。つぎに前記下部電極上に接合
窓として層間絶縁膜１２を形成する。
により説明する。あらかじめ清浄化処理したシリコン単
結晶基板７に熱酸化法により厚さ約６００ｎｍの５１０
２層８を形成する。再び鎖板を清浄化処理したのち６Ｘ
１０−’Ｔｏｒｒの真空中でＳｉＯを約２００ｎｍの厚
さに蒸着し層間絶縁膜９を形成する。つぎにフォトレジ
ストを用いて所望のパターンを形成し清浄化処理後Ｐｂ
合金を約２００ｎｍの厚さに蒸着しりフトオフによって
下部電極１０を形成する。つぎに前記下部電極上に接合
窓として層間絶縁膜１２を形成する。
その際、フォトレジストを用いて前記下部電極の一部が
露出しないようにレジストステンシルマスクによるパタ
ーンを設ける。つぎに前記露出した基板表面を６ＸｌＯ
−３Ｔ−ｏｒｒに減圧した０２雰囲気中でスパッタクリ
ーニングしたのち、引続いて２ＸＩＯ−’Ｔｏｒｒの高
真空中にてＳｉＯを約２７０ｎｍの厚さに蒸着する。こ
のとき基板を１７０Ｋに冷却しＳｉＯ膜を形成する。基
板の温度を種々に変えてＳｉＯを蒸着し、基板温度と残
渣発生半の関係を調べた結果、第５図に示すような結果
が得られた。２７３に以上の基板温度では、Ｓｉ０粒子
の付着率が低いために残渣が急増する。
露出しないようにレジストステンシルマスクによるパタ
ーンを設ける。つぎに前記露出した基板表面を６ＸｌＯ
−３Ｔ−ｏｒｒに減圧した０２雰囲気中でスパッタクリ
ーニングしたのち、引続いて２ＸＩＯ−’Ｔｏｒｒの高
真空中にてＳｉＯを約２７０ｎｍの厚さに蒸着する。こ
のとき基板を１７０Ｋに冷却しＳｉＯ膜を形成する。基
板の温度を種々に変えてＳｉＯを蒸着し、基板温度と残
渣発生半の関係を調べた結果、第５図に示すような結果
が得られた。２７３に以上の基板温度では、Ｓｉ０粒子
の付着率が低いために残渣が急増する。
また、７７に以下の基板温度では、レジストステンシル
マスクの割れや剥離が生じるためパターン形成が困難で
ある。したがって残渣の発生しない均一な開口部面積を
有する接合窓を形成するには。
マスクの割れや剥離が生じるためパターン形成が困難で
ある。したがって残渣の発生しない均一な開口部面積を
有する接合窓を形成するには。
２７３Ｋから７７にの範囲の基板温度が好適である。
以Ｊ二、基板を固定した状態で基板冷却した場合につい
て述べたが、同様に基板冷却を行い、かつ基板を回転さ
せた１９合においてもＳｉ０粒子のまわり込みによる接
合窓内の残渣５の発生は皆無であった。つぎに接合窓上
の所望の箇所に上部電極用パターンを形成する。つぎに
前記パターンの露出した部分を、６ＸＩＯ−３Ｔｏｒｒ
に減圧した０２雰囲気中でスパッタクリーニングしたの
ち、引続いて２Ｘ１０−２Ｔｏｒｒに減圧し高周波出力
３６ｏ ＶＰ−Ｐで発生した０□プラズマ中に下部電極
を約１０分間晒す０以上の方法により前記接合窓に露出
した下部電極表面にトンネル障壁層１１を生成させる。
て述べたが、同様に基板冷却を行い、かつ基板を回転さ
せた１９合においてもＳｉ０粒子のまわり込みによる接
合窓内の残渣５の発生は皆無であった。つぎに接合窓上
の所望の箇所に上部電極用パターンを形成する。つぎに
前記パターンの露出した部分を、６ＸＩＯ−３Ｔｏｒｒ
に減圧した０２雰囲気中でスパッタクリーニングしたの
ち、引続いて２Ｘ１０−２Ｔｏｒｒに減圧し高周波出力
３６ｏ ＶＰ−Ｐで発生した０□プラズマ中に下部電極
を約１０分間晒す０以上の方法により前記接合窓に露出
した下部電極表面にトンネル障壁層１１を生成させる。
ついでＰｂ−Ｂ１合金もしくはｐｂ−＾Ｕ金合金らなる
上部電極１３を蒸着しジョセフソン接合を形成した０以
上述べた方法によって作製した接合窓の面積のバラツキ
を調べたところ、約５％以下であった。従来法で形成し
た場合、接合面積のバラツキは約１５％であり、それに
比べ本発明によって作製した接合窓の面積のバラツキは
極めて少ないことが分った。
上部電極１３を蒸着しジョセフソン接合を形成した０以
上述べた方法によって作製した接合窓の面積のバラツキ
を調べたところ、約５％以下であった。従来法で形成し
た場合、接合面積のバラツキは約１５％であり、それに
比べ本発明によって作製した接合窓の面積のバラツキは
極めて少ないことが分った。
本発明によれば、トンネル接合形ジョセフソン接合素子
の接合窓を再現よく均一な面積に形成できる。これは、
成膜時の基板温度を２７３Ｋから７７にの範囲とするこ
とで、Ｓｉ０粒子の散乱が抑制され、その結果まわり込
みによる残渣や突起の発生がなくなることによるもので
ある。以上述べたように接合窓を均一に形成することで
、従来法では約１５％あった接合面積のバラツキを本発
明によれば約５％に低減でき、接合特性の揃ったジョセ
フソン接合素子を再現性よく作製することができた。
の接合窓を再現よく均一な面積に形成できる。これは、
成膜時の基板温度を２７３Ｋから７７にの範囲とするこ
とで、Ｓｉ０粒子の散乱が抑制され、その結果まわり込
みによる残渣や突起の発生がなくなることによるもので
ある。以上述べたように接合窓を均一に形成することで
、従来法では約１５％あった接合面積のバラツキを本発
明によれば約５％に低減でき、接合特性の揃ったジョセ
フソン接合素子を再現性よく作製することができた。
第１図（ａ）〜（Ｃ）はレジストステンシルマスクを用
いたパターン形成法を示す断面図、第２図（ａ）〜（Ｃ
）はレジストマスクを用いたパターン形成法を示す断面
図、第３図はジョセフソン接合素子の上面図、第４図は
第３図のＡ−Ａｌｉｌにおける断面図、第５図は基板温
度とまわり込んだＳｉ０粒子による残渣発生率との関係
を示すグラフである。 ！ レジストステンシルマスク、２・・・レジストマス
ク、３・・蒸着したＳｉＯ，’４・・・レジストステン
シルのひさしの長さ、５・・・まわり込んだＳｉＯによ
る残渣、６・・・突起（パリ）、７・基板。 ８・・熱酸化５ｉＯｚ、９・・・層間絶縁膜、１０・・
・下部電極、１１・・・トンネル障壁層、１２・・・層
間絶縁膜（接合窓形成用）、１３・・・上部電極。 晃 ７ 口 （ｄ） （ｂ） り ／′） （Ｃ） 第 ２０ （ｏＬ） 々 （Ｑ） 第 ３ 図 第 ４ 図 ８ ５ 口 巻辰↓庚（に） ＝４２
いたパターン形成法を示す断面図、第２図（ａ）〜（Ｃ
）はレジストマスクを用いたパターン形成法を示す断面
図、第３図はジョセフソン接合素子の上面図、第４図は
第３図のＡ−Ａｌｉｌにおける断面図、第５図は基板温
度とまわり込んだＳｉ０粒子による残渣発生率との関係
を示すグラフである。 ！ レジストステンシルマスク、２・・・レジストマス
ク、３・・蒸着したＳｉＯ，’４・・・レジストステン
シルのひさしの長さ、５・・・まわり込んだＳｉＯによ
る残渣、６・・・突起（パリ）、７・基板。 ８・・熱酸化５ｉＯｚ、９・・・層間絶縁膜、１０・・
・下部電極、１１・・・トンネル障壁層、１２・・・層
間絶縁膜（接合窓形成用）、１３・・・上部電極。 晃 ７ 口 （ｄ） （ｂ） り ／′） （Ｃ） 第 ２０ （ｏＬ） 々 （Ｑ） 第 ３ 図 第 ４ 図 ８ ５ 口 巻辰↓庚（に） ＝４２
Claims (1)
- 超電導体からなる下部電極上に層間絶縁膜を形成し、
かつ該層間絶縁膜の所望の領域に接合窓を形成したのち
、接合窓に露出した下部電極上に極薄のトンネル障壁層
を形成し、さらに超電導体からなる上部電極を形成する
トンネル型ジョセフソン接合素子の形成方法において、
前記下部電極の所望の領域に接合窓を形成するためのレ
ジストステンシルパターンを設けた基板を、２７３Ｋか
ら７７Ｋの範囲に冷却して層間絶縁膜を形成することを
特徴とする超電導集積回路素子の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224212A JPS61102790A (ja) | 1984-10-26 | 1984-10-26 | 超電導集積回路素子の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59224212A JPS61102790A (ja) | 1984-10-26 | 1984-10-26 | 超電導集積回路素子の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61102790A true JPS61102790A (ja) | 1986-05-21 |
| JPH0481875B2 JPH0481875B2 (ja) | 1992-12-25 |
Family
ID=16810272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59224212A Granted JPS61102790A (ja) | 1984-10-26 | 1984-10-26 | 超電導集積回路素子の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102790A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110047A (ja) * | 1981-12-23 | 1983-06-30 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-10-26 JP JP59224212A patent/JPS61102790A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58110047A (ja) * | 1981-12-23 | 1983-06-30 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0481875B2 (ja) | 1992-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0444438B2 (ja) | ||
| JPS61102790A (ja) | 超電導集積回路素子の形成方法 | |
| JPS5978585A (ja) | ジヨセフソン集積回路 | |
| US5462919A (en) | Method for manufacturing superconducting thin film formed of oxide superconductor having non superconducting region and device utilizing the superconducting thin film | |
| Thomasson et al. | All refractory NbN integrated circuit process | |
| JPS60176231A (ja) | 化合物半導体素子の電極の形成方法 | |
| JPH054828B2 (ja) | ||
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP2976904B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JPS63194376A (ja) | ジヨセフソン接合素子 | |
| JP2641972B2 (ja) | 超電導素子およびその作製方法 | |
| JPH0582989B2 (ja) | ||
| JPS58108739A (ja) | ジヨセフソン接合装置 | |
| JPS5994481A (ja) | ジヨゼフソン接合装置 | |
| JPS63169083A (ja) | トンネル型ジヨセフソン接合 | |
| JPS6225474A (ja) | 超伝導配線間絶縁膜の形成方法 | |
| JPS6380580A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS58147085A (ja) | ジヨセフソン集積装置 | |
| JPH0324784B2 (ja) | ||
| JPS60110181A (ja) | ジョセフソン集積回路装置 | |
| JPS59181072A (ja) | ジヨセフソン集積回路装置 | |
| JPS62160741A (ja) | 半導体装置の製造方法 | |
| JPS6380581A (ja) | ジヨセフソン素子の製法 | |
| JPS6257273B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |