JPS61102005A - サ−ジ吸収器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子機器を雷をはじめとする各種のサージ電
圧から保護するサージ吸収器に関するものである。

従来例の構成とその問題点 近年、電子機器の多機能化に伴ない、家電成器、情報通
信機器、産業機器分野等において、数多くのＩＣ，ＬＳ
Ｉをはじめとする半導体が用いられている。これらの半
導体は、優れた機能を持つ反面、雷や誘導負荷の開閉時
に発生するサージ電圧に対して極めて敏感であり、誤動
作あるいは破壊から機能停止に至る場合も少なくない。

このような有害なサージ電圧から半導体を保護するため
に、酸化亜鉛やチタン酸ストロンチウムを主原料とする
セラミックバリスタが幅広く用いられている。

これらのバリスタは、単品適用で充分その効果を発揮す
るが、そのサージ抑制効果をさらに上げるために、抵抗
器などと組合わせて複合サージ吸収器として用いる場合
も増えてきた。

このような従来のサージ吸収器について第３図を用いて
説明する。第３図は従来のサージ吸収器を被保護機器に
接続した回路図で、１は被保護機器、２．３は被保護機
器１の信号線く電源線の場合もある）、４は信号線２．
３側の線間に接続された第１のバリスタ、５は被保護機
器１側の線間に同様に接続された第２のバリスタ、６は
第１のバリスタ４と第２のバリスタ５との間で信号線２
に直列に接続された抵抗器、７は前記２個のバリスタ４
．５と１個の抵抗器６とでπ字型に構成されたサージ吸
収器である。

まず、雷などのサージ電圧は信号線２．３間に発生する
が、そのサージ電圧は、第１段目に位置する第１のバリ
スタ４によって、そのサージエネルギーの多くは吸収さ
れ、ある程度低い電圧に抑制される。さらに、その抑制
された電圧は、抵抗器６と第２のバリスタ５とによって
さらに低い電圧に抑制され、被保護機器１にとって充分
低い安全な電圧のみが被爆ｆｆ１ｌｉ器１に加えられる
こととなる。従来、これらの複合サージ吸収回路は、個
々のディスクリート部品の組合せによって形成されてい
た。例えば、第１及び第２のバリスタ４゜５は、酸化亜
鉛バリスタでかつそれぞれ２本のり−ド線をもつラジア
ルリードタイプのものが、また抵抗器６は、必要な定格
電力を有した炭素皮膜抵抗器、金属皮膜抵抗器、ソリッ
ド抵抗器などのアクシャルリードタイプのものが、プリ
ント基板上に個別に装着されていた。しかしながら、こ
のような構成方法では、小形、経世化が難しく、また、
組立てに要する工数も高く、経済的な面においても問題
があり、小形で同様な特性を有するサージ吸収器が望ま
れていた。

発明の目的 本発明は上記従来の欠点を解消するもので、従来と同等
の特性を持ち、小形・軽量で且つ組立て　　　　゛工数
を低減できるサージ吸収器を提供することを目的とする
。

発明の構成 上記目的を達成するため、本発明のサージ吸収器は、板
状のバリスタ基板と、このバリスタ基板の両面にこのバ
リスタ基板を挾んで相対向するように形成されかつ一方
が複数に分割された電極と、前記バリスタ基板上でかつ
前記分割された電極間に形成された抵抗体やインダクタ
といったインピーダンス要素とを備えた構成としたもの
である。

実施例の説明 以下、本発明の実施例について、図面に基づいて説明す
る。

第１図は本発明の第１の実施例におけるサージ吸収器の
構成を示すもので、Ａは裏面図、Ｂば平面図、Ｃ＆、ｔ
　ＢにおけるＩ−Ｉ線に沿う断面図である。第１図にお
いて、８は板状をなしたバリスタ基板、９はバリスタ基
板８の裏面に銀焼付けなどによって形成された電極、ｉ
ｏ、　１ｉはバリスタ基板８の表面に同様に形成された
電極で、これら電極１０、１１は、電極９にバリスタ基
板８を介して対向する位置にある。１２は電極１０．１
１間を接続する抵抗体で、バリスタ基板８の表面に焼付
けによって形成されたグレーズ抵抗体である。１３は電
極９から引き出されたリード線、１４．１５は同様に電
極１０゜１１から引き出されたリード線であり、通常こ
れらは半田付けによってそれぞれ接続されている。また
実装においては、リード線１３．１４．１５を残してエ
ポキシ樹脂等でコーティングされる。

この３本のリード線１３．１４．１５をもつサージ吸収
器は、第３図に示した回路と同様な回路構成をもつこと
になる。すなわち、第１のバリスタ４はリード線１３．
１５間で形成され、抵抗体６は抵抗体１２で、また第２
のバリスタ５はリード線１３．１４間で形成される。リ
ード線１５は信号線２の線路側へ、リード線１４は信号
線２の被爆ＷｉＲ器１側へ、またリード１１３は信号線
３に接続されることとなる。

このように本実施例によれば、従来の３部品を１部品で
構成することが可能となり、小形・軽量・省スペース、
ならびに組立て工数の低減を実現できる。

次に、本発明の第２の実施例について第２図に基づいて
説明する。第２図は本発明の第２の実施例におけるサー
ジ吸収器の平面図で、第２図において、１６．１７は共
に電極１０．１１と同様に形成された電極であるが、面
積を互いに大きく異ならせている。すなわら、電極１６
は電極１７に比し大きく設定したものであり、電極１６
によって形成されるバリスタは第３図の第１のバリスタ
４に相当するものである。

このように構成されたサージ吸収器は、第１の実施例よ
りもより効率よくサージエネルギーを吸収することがで
きる。これは、通常、信号１２゜３から侵入するサージ
エネルギーの吸収負担率が、第１のバリスタ４の方が第
２のバリスタ５よりも回路的にも大きいからである。理
想的な設計としては、同エネルギー吸収負担率と同一の
電極面積比に設定すれば最適である。

このように本実施例によれば、サージエネルギーの負担
率がバリスタ４．５で同等となり、結果的に効率の良い
サージ吸収が可能となる効果を有する。

なお、抵抗体１２としてチップ抵抗体を用いてもよい。

この場合、動作については上記各実施例と同様であるが
、チップ抵抗体を用いることにより、用途によって抵抗
体６の抵抗値を容易に変更することができ、また抵抗焼
付けのように高温焼付処理が不要となってバリスタ基板
８への特性影響が少なくなり、またチップ抵抗体として
単に直線的な特性をもつものだけでなく、ヒユーズ抵抗
体あるいは正特性サーミスタチップ抵抗体などの非直線
的な特性を示す半導体抵抗体の接続も容易となるなどの
効果が得られる。

なお上記実施例では、１枚のバリスタ基板８にバリスタ
を２個、抵抗体を１個形成したが、はしご式に多段にす
ることも可能である。また、リード線のないチップ状と
してもよいことは言うまでもないことである。

さらに他の例として、抵抗体に代えてチップインダクタ
を用いてもよい。通常、サージ電圧は数＋ＫＨ２〜１Ｍ
１−ＬＺ程度の高周波成分を含んでいるが、これらの周
波数成分に対しては、抵抗体よりもインダクタの方がよ
り良いサージ電圧減衰特性を示す。このチップインダク
タ要素として用いることにより、用途に応じてインダク
タンス値を容易に変更でき、またサージ電圧減衰特性が
優れているなどの効果が得られる。

発明の詳細 な説明したように本発明によれば、小を・軽量・省スペ
ース化が実現できると同時に、単一部品で複合回路が形
成されるため、組立て工数を低減できる。

【図面の簡単な説明】

第１図△は本発明の第１の実施例におけるサージ吸収器
の裏面図、同図Ｂは同平面図、同図ＣはＢにおけるＩ−
Ｉ線に沿う断面図、第２図は本発明の第２の実施例にお
けるサージ吸収器の平面図、第３図は従来のサージ吸収
器を被検２ｉ曙器に接続した状態の回路図である。 ８・・・バリスタ基板、９　、１０．１１．１６．１７
・・・電極、１２・・・抵抗体、１３．１４．１５・・
・リード線代理人　　　森　　本　　義　　弘 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、板状のバリスタ基板と、このバリスタ基板の両面に
   このバリスタ基板を挾んで相対向するように形成されか
   つ一方が複数に分割された電極と、前記バリスタ基板上
   でかつ前記分割された電極間に形成されたインピーダン
   ス要素とを備えたサージ吸収器。 ２、バリスタ基板の両面に形成された電極のうち一方が
   ２分割され、かつこの２分割された電極は互いに面積が
   異なる構成とした特許請求の範囲第１項記載のサージ吸
   収器。 ３、インピーダンス要素が抵抗体またはインダクタであ
   る特許請求の範囲第１項記載のサージ吸収器。 ４、インピーダンス要素がチップ抵抗体である特許請求
   の範囲第１項記載のサージ吸収器。 ５、インピーダンス要素がバリスタ基板上への印刷焼付
   けによって形成された抵抗体である特許請求の範囲第１
   項記載のサージ吸収器。