JPS61100946A - プログラマブルロジツクアレイ - Google Patents
プログラマブルロジツクアレイInfo
- Publication number
- JPS61100946A JPS61100946A JP59221310A JP22131084A JPS61100946A JP S61100946 A JPS61100946 A JP S61100946A JP 59221310 A JP59221310 A JP 59221310A JP 22131084 A JP22131084 A JP 22131084A JP S61100946 A JPS61100946 A JP S61100946A
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- lattice
- lines
- cut
- points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は電気的に書き換え可能なメモリ素子の記憶内
容により、入力線を切断するか否かを選択することがで
き、それくより、畳込みがプログラム可能なプログラマ
ブルロジックアレイに関する。 ・
− 〔発明の技術的背景とその問題点〕 従来のマスク作成時に７レイ交点のパターンを決定して
おくＰＬＡにおいては、アレイ内に使用されない格子点
か多く、無駄な場所をとってしまう欠点があるため予め
パターンを切ってシ〈等して畳み込み（フォールディン
グ）を行なって集積度を上げている。
容により、入力線を切断するか否かを選択することがで
き、それくより、畳込みがプログラム可能なプログラマ
ブルロジックアレイに関する。 ・
− 〔発明の技術的背景とその問題点〕 従来のマスク作成時に７レイ交点のパターンを決定して
おくＰＬＡにおいては、アレイ内に使用されない格子点
か多く、無駄な場所をとってしまう欠点があるため予め
パターンを切ってシ〈等して畳み込み（フォールディン
グ）を行なって集積度を上げている。
また、外部入力信号によって論理回路をプログラムする
ことのできるプログラマブルＰＬＡ（例えば特開昭５６
−９１５３４）や、電気的に書き換え可能なメモリ素子
（Ｅ”Ｐ几ＯＭ素子）を用いたＰＬＡなどが提案されて
いる。しかし、プログラマブルＰ１人では、畳込みのた
めに入力信号線を切、断してしまうと、その信号線は切
断したまま使わなければならないので、せっかくのプロ
ゲラｉプルＰＬ人を有効に使うことができないという欠
点が生ずる。
ことのできるプログラマブルＰＬＡ（例えば特開昭５６
−９１５３４）や、電気的に書き換え可能なメモリ素子
（Ｅ”Ｐ几ＯＭ素子）を用いたＰＬＡなどが提案されて
いる。しかし、プログラマブルＰ１人では、畳込みのた
めに入力信号線を切、断してしまうと、その信号線は切
断したまま使わなければならないので、せっかくのプロ
ゲラｉプルＰＬ人を有効に使うことができないという欠
点が生ずる。
この発明は第一に上述の欠点を改良し念ものでプログラ
マブルＰＬＡにおいて畳込みを行なうとき、切断点もプ
ログラマブルにすることによりて、集積度の高い、任意
にプログラムすることの可能な回路装置を提供すること
を目的とする。
マブルＰＬＡにおいて畳込みを行なうとき、切断点もプ
ログラマブルにすることによりて、集積度の高い、任意
にプログラムすることの可能な回路装置を提供すること
を目的とする。
また、第２に不用な長い回路を外部入力信号によシ切断
し演算速度を上げることを目的とする。
し演算速度を上げることを目的とする。
この発明は、入力信号線を両方向から入力可能とし、そ
の入力信号線の各格子点間にλ力信号切断用の電気的に
書き換え可能なメモリ素子（Ｅ２−ＦＲＯＭ素子）を設
けた事を特徴とする。
の入力信号線の各格子点間にλ力信号切断用の電気的に
書き換え可能なメモリ素子（Ｅ２−ＦＲＯＭ素子）を設
けた事を特徴とする。
例えば、ＰＬ人の各入力信号線・和項線に平行な切断選
択線を入力情報とする入力信号線切断用回路（以下、切
断選択回路と呼ぶ）を入力信号線上の各格子点間くもう
ける。プログラマは切断したい格子点間にある切断選択
回路に記憶される内容を書き込む切ｒｒ遇択線を探し、
そこに決められた信号を入力することによって、希望す
る位置を切断することができる。入力信号線は両方向か
らの入力が可能で、切断した一方の側の入力信号と積項
線を共有しない入力信号をもう一方の側から入力するこ
とで畳込みが実現する。
択線を入力情報とする入力信号線切断用回路（以下、切
断選択回路と呼ぶ）を入力信号線上の各格子点間くもう
ける。プログラマは切断したい格子点間にある切断選択
回路に記憶される内容を書き込む切ｒｒ遇択線を探し、
そこに決められた信号を入力することによって、希望す
る位置を切断することができる。入力信号線は両方向か
らの入力が可能で、切断した一方の側の入力信号と積項
線を共有しない入力信号をもう一方の側から入力するこ
とで畳込みが実現する。
また、入力信号線の端に複数個のプログラムしていない
格子点がある場合、上述の方法くよ）、入力信号線を切
断することにより、演算速度を上げることが可能である
。
格子点がある場合、上述の方法くよ）、入力信号線を切
断することにより、演算速度を上げることが可能である
。
この発明によって、プログラマブルＰＬＡにおいて、外
部入力信号によって畳み込みを行うことができ、切断点
は切断選択回路であるメモリの内容を書き換えるだけで
任意に変更することができる。ｉた使用しない線は切断
し短くすることによりて配線を最短化し演算速度を速め
ることが可能である。
部入力信号によって畳み込みを行うことができ、切断点
は切断選択回路であるメモリの内容を書き換えるだけで
任意に変更することができる。ｉた使用しない線は切断
し短くすることによりて配線を最短化し演算速度を速め
ることが可能である。
第１図の１１１〜１１４ 、２１２ 、３１３ 、６１
２ 、６１４は切断選択線である。入力線１００ 、２
００ 、３００ 、４００ 。
２ 、６１４は切断選択線である。入力線１００ 、２
００ 、３００ 、４００ 。
和項１ｓ５００，６００ト積項線１１２１〜２５ノ交点
ヲ格子点と呼び、黒丸印のついた格子点では、論理積着
しくは論理和をとる。各格子点は接続・非接続が繰シ返
し書き換え可能である。第２図、第３図は格子点の詳し
い図である。第１図で黒丸印のつい九論理積若しくは論
理和をとりている格子点は、第２図のように表わし、ゲ
ート電圧が低いときこのトランジスタは非導通であυ、
ゲート電圧が高いとき、このトランジスタは導通状態に
ある。第１図で黒丸印のついていない非接続の格子点は
第３図のように表わし、ゲート電圧の高低にかかわらず
、常く非導通状態にある。第４図は第１図中の３０の詳
しい図である。各格子点は４で示すように電気的に書き
換え可能な素子（Ｂ″ＦＲＯＭＦＲ０Ｍ素子いる、各格
子点間には切断選択回路１〜３がある。切断選択回路も
電気的に書き換え可能な記憶素子（Ｅ”ＦＲＯＭ素子）
で切断選択線で書き換えることができる。
ヲ格子点と呼び、黒丸印のついた格子点では、論理積着
しくは論理和をとる。各格子点は接続・非接続が繰シ返
し書き換え可能である。第２図、第３図は格子点の詳し
い図である。第１図で黒丸印のつい九論理積若しくは論
理和をとりている格子点は、第２図のように表わし、ゲ
ート電圧が低いときこのトランジスタは非導通であυ、
ゲート電圧が高いとき、このトランジスタは導通状態に
ある。第１図で黒丸印のついていない非接続の格子点は
第３図のように表わし、ゲート電圧の高低にかかわらず
、常く非導通状態にある。第４図は第１図中の３０の詳
しい図である。各格子点は４で示すように電気的に書き
換え可能な素子（Ｂ″ＦＲＯＭＦＲ０Ｍ素子いる、各格
子点間には切断選択回路１〜３がある。切断選択回路も
電気的に書き換え可能な記憶素子（Ｅ”ＦＲＯＭ素子）
で切断選択線で書き換えることができる。
このような回路を第１図のように構成するとと忙よって
各格子点間は望む位置で切断することができ、切断され
た入力信号線のもう一方の側からも入力信号を送ること
によって第５図で示された畳込みが実現する。
各格子点間は望む位置で切断することができ、切断され
た入力信号線のもう一方の側からも入力信号を送ること
によって第５図で示された畳込みが実現する。
ま几、第１図、第５図の２の位置を切断すれば、演算速
度を速めることが可能である。
度を速めることが可能である。
第１図は本発明の実施例の回路図、第２図及び第３図は
格子点の回路図、第４図は第１図の実施例の一部を拡大
した回路図、第５図は本発明の詳細な説明する平面図で
ある。 図において ２１〜２５・・・・積項線、 １００ 、２００ 、３００ 、４００・・・・信号入
力線、５００ 、６００・・・・和項線、 １１１〜６１４・・・・切断選択線。 代理人 弁理士 則近憲佑 （他１名）第４図 第 ５ 図
格子点の回路図、第４図は第１図の実施例の一部を拡大
した回路図、第５図は本発明の詳細な説明する平面図で
ある。 図において ２１〜２５・・・・積項線、 １００ 、２００ 、３００ 、４００・・・・信号入
力線、５００ 、６００・・・・和項線、 １１１〜６１４・・・・切断選択線。 代理人 弁理士 則近憲佑 （他１名）第４図 第 ５ 図
Claims (2)
- （１）外部からの入力信号によって格子点の接続・非接
続が書き換え可能なプログラマブルロジックアレイにお
いて、入力信号線群を積項アレイ領域の両方向から入力
が可能とし、かつ、入力信号線に接続されている隣接し
た格子点間に、外部から制御できる不揮発性の電気的ス
イッチを設けたことを特徴とするプログラマブルロジッ
クアレイ。 - （２）外部からの入力信号によって格子点の接続・非接
続が書き換え可能なプログラマブルロジックアレイにお
いて、和出力線群を和項アレイ領域の両方向から出力が
可能とし、かつ、積項線に接続されている隣接した格子
点間に、外部から制御できる不揮発性の電気的スイッチ
を設けたことを特徴とするプログラマブルロジックアレ
イ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221310A JPS61100946A (ja) | 1984-10-23 | 1984-10-23 | プログラマブルロジツクアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59221310A JPS61100946A (ja) | 1984-10-23 | 1984-10-23 | プログラマブルロジツクアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61100946A true JPS61100946A (ja) | 1986-05-19 |
Family
ID=16764792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59221310A Pending JPS61100946A (ja) | 1984-10-23 | 1984-10-23 | プログラマブルロジツクアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61100946A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03180892A (ja) * | 1989-12-11 | 1991-08-06 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
-
1984
- 1984-10-23 JP JP59221310A patent/JPS61100946A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03180892A (ja) * | 1989-12-11 | 1991-08-06 | Sanyo Electric Co Ltd | 液晶表示用マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600265A (en) | Programmable interconnect architecture | |
| US4727268A (en) | Logic circuitry having two programmable interconnection arrays | |
| JPS5866420A (ja) | ２導体のデ−タカラムを有する記憶論理アレイ | |
| JPS63226943A (ja) | ゲートアレーデバイス用の基本セル | |
| KR100707901B1 (ko) | 제어 회로 및 재구성 가능 논리 블록 | |
| JPH05276007A (ja) | 集積回路装置 | |
| US4432049A (en) | Programmable mode select by reset | |
| US4458163A (en) | Programmable architecture logic | |
| JPS61100946A (ja) | プログラマブルロジツクアレイ | |
| JPS5938675B2 (ja) | シエア−ドコンタクトｅｐｒｏｍ用プログラムデコ−ダ | |
| US5391943A (en) | Gate array cell with predefined connection patterns | |
| KR860002827A (ko) | 적응성이 향상된 반도체 메모리장치 | |
| EP0256336A2 (en) | A programmable logic array | |
| US6269020B1 (en) | FIFO configuration cell | |
| JPH07334988A (ja) | プログラマブル半導体集積回路 | |
| JP3845468B2 (ja) | 高稠密度フィールド再構成可能アーキテクチャに対する３次元的に集積化されたラッチおよびバルク・パス・トランジスタ | |
| JPH0221015B2 (ja) | ||
| JPS6046125A (ja) | 書換え可能なプログラムロジツクアレイ | |
| JP2715940B2 (ja) | 論理ゲートおよびこの論理ゲートを利用したフィールド・プログラマブル・ゲートアレイ | |
| JPS61190958A (ja) | 半導体集積回路 | |
| JPS60206221A (ja) | プログラマブルロジツクアレイ | |
| JPH0897299A (ja) | 多セルメモリ | |
| JPH03276754A (ja) | 半導体集積回路 | |
| JPS62210721A (ja) | 半導体信号線入換え回路 | |
| JP2000022520A (ja) | 半導体集積回路およびその使用方法 |