JPH03276754A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、予め内部に定義された回路やデータに従って
機能する半導体集積回路において、特に、この定義の異
常等による異常電流を防止することのできる電源回路を
用いた半導体集積回路に関するものである。

【従来の技術】

従来より、ユーザが手元において任意の論理回路を実現
可能に構成された集積回路であるプログラマブル論理素
子と呼ばれる半導体集積回路が知られている。このよう
な半導体集積回路は、内部にマトリックス状に配置され
たヒユーズや記憶回路により、予めこのヒユーズを溶断
したり記憶回路にデータをセットすることにより、論理
回路の機能をユーザが任意に定義するというものである
。 第５図（Ａ）、（Ｂ）、（Ｃ）は、従来の、ヒユーズリ
ンクにより内部の論理回路の定義を行う半導体集積回路
の構成図である。 この図において、◎と◎に示されるようなタイオードマ
トリックスが構成されており、特に、◎はダイオードマ
トリックスにおける接続を示し、◎はタイオードマトリ
ックスにおける未接続を示している。第５図（Ｂ）と（
Ｃ）は、それぞれこのダイオードマトリックスにおける
接続状態と未接続状態を示すものである。この半導体集
積回路のダイオードマトリックスの初期状態においては
、この第５図（Ｂ）に示されているようにスイッチ回路
端子部分Ａ、Ｂ間は溶断可能なヒユーズにより接続され
ているが、論理回路の定義のために必要に応じてこのヒ
ユーズを溶断することにより、第５図（Ｃ）に示される
ようにダイオードマトリックスの任意のスイッチングダ
イオード１６を未接続状態にし、論理の定義をすること
ができる。 この半導体集積回路においては、このダイオードマトリ
ックスとＬＳＩ入力電源ＶＣＣが加えられているプルア
ップ抵抗１４とバッファ１２によりＡＮＤアレイが構成
されている。前述のようなヒユーズ溶断によるＡＮＤア
レイの論理回路の定義により一輪理入カデータ１１から
■４と論理出力データ０１から０４との間の論理をユー
ザか任意に定義することができる。 又、第６図は、従来の、内部メモリへのデータ書込によ
り内部の回路の定義を行う半導体集積回路の構成図であ
る。 この図において、Ｍ’ｌ　＋からＭ　ｎ　ｍは記憶回路
であり、ＳＬＩ＋からＳｎｍはスイッチ回路であり、こ
れらはそれぞれｎｘｎ＋個により論理回路部２の論理定
義を行うものである（以後、これら記憶回路及びスイッ
チ回路の符号は、特定の回路を指す場合以外はそれぞれ
Ｍ及びＳとする）。この論理回路部２へは、ＬＳＩ入力
電源ＶＣＣと電源マイナス線ＶＳＳにより電源が供給さ
れている。 この第６図におけるスイッチ回路Ｓは、前述の第５図（
Ｂ）に示されたヒユーズに相当するものであり、このス
イッチＳの切換えにより論理の構築を行う。又、第７図
に示されるように、このスイッチ回路Ｓは、それぞれの
スイッチ回路１つずつに割り付けられた記憶回路Ｍによ
り切換えられる。即ち、この記憶回路Ｍへのデータ書込
によりスイッチ回路Ｓの切換えを行い論理の構築をする
ことができる。この記憶回路Ｍへのデータの書込は、第
６図において、定義回路部１により、定義生信号Ｒと定
義用データＤを入力しながら書込むものである（定義生
信号には、例えばＬ状態が入力される）。このようにし
て定義が終了した後に、この定義生信号Ｒを未定義状態
とする（定義生信号を、例えは、Ｈ状態とする）ことに
より、論理入力データ■とユーザが任意に定義した論理
に従って、論理出力データ０が出力されるようになる。

【発明か達成しようとする課題】

しかしながら、このようにユーザが任意に機能を定義す
ることができる半導体集積回路においては、誤った定義
や不完全な定義や定義未終了状態においてこの論理回路
部２を機能させようとした場合には、このような誤った
定義や不完全な定義や定義未終了の回路部分（以降、定
義不完全回路と呼ぶ）内に、電源と接地との間のショー
トパスが発生してしまうことがある。このようなショー
トパスが発生すると、半導体集積回路内のうち少なくと
もこのショートパス部分には過大電流が流れることにな
り、この半導体集積回路を構成する素子を劣化させたり
破壊してしまうという問題点がある。 内部のヒユーズを溶断することにより論理の定義を行う
半導体集積回路においては、一般に、このヒユーズを溶
断する回路と論理回路部分とが一部重複しているもので
ある。一方、第７図に示されるように内部メモリへのデ
ータ書込により論理の定義を行う半導体集積回路におい
ては、定義部分と論理部分、即ち記憶回路等とスイッチ
回路等とが明確に分離されている。従って、このような
内部メモリへのデータ書込により論理の定義を行う半導
体集積回路においては、このスイッチ回路Ｓを論理回路
部内にかなり自由に配置することができ、様々な論理定
義を行え得るような構成にすることができる。従って、
このような半導体集積回路においては、前述のジョート
ノメスが発生する誤った論理定義が更に発生し・易くな
る。 本発明は一前記従来の問題点を解決するべくなされたも
ので、予め内部に定義された回路やデータに従って機能
する半導体集積回路において、定義不完全回路によって
この半導体集積回路に異常電流が流れてしまうことを防
止し、更に、この異常電流による発熱による素子の劣化
あるいは破壊を防ぐことができる半導体集積回路を提供
することを目的とする。

【課題を達成するための手段】

本発明は、予め内部に定義された回路やデータに従って
機能する半導体集積回路において、この半導体集積回路
内部をいくつかの回路部分に区別して、この回路部分の
うち、機能定義が完了していない回路部分や機能定義に
異常のある回路部分へは、異常電流をひき起こす電源は
供給しないようにする回路を有することにより、前記課
題を達成したものである。 又、本発明は、前記半導体集積回路に入力される機能定
義中信号により機能定義中を判別し、機能定義中には機
能定義の目的以外の電源は供給しないようにする回路を
有することにより、前記課題を達成したものである。 更に本発明は、機能定義後の電源投入中の異常電流発生
回路部分を検出し、この異常電流を引き起こす電源を遮
断することのできる回路を有することにより、前記課題
を達成したものである。

【作用】

前述のように、予め内部に定義された回路やデータに従
って機能する半導体集積回路において、この半導体集積
回路内に定義不完全回路が存在する状態でこの半導体集
積回路を機能させようとした場合、半導体集積回路内部
に異常電流が流れてしまうことがある。 本発明では、このような異常電流を防止するために、半
導体集積回路内部をいくつかの回路部分に区別して、こ
の回路部分のうち異常電流が発生していたり発生する可
能性がある部分には電源を供給しないようにしている。 例えば、このような半導体集積回路内部をいくつかの回
路部分に区別する方法としては、定義後に半導体集積回
路を用いる際に主に機能することになる論理回路部分と
、定義中に主に機能する定義回路部分とに区別する方法
がある。このように区別された半導体集積回路において
は、論理の定義が全て完了するまでや、論理の定義が完
了していても異常電流が流れる場合には、この論理回路
部分に電源が供給されないようにする。これにより、前
述のような定義不完全回路による異常電流を防止し、更
に異常電流による発熱による素子の劣化あるいは破壊を
防ぐことができる。 又、更に、半導体集積回路内部をいくつかの回路部分と
して区別する方法には、前述のように論理回路部分と定
義回路部分とを区別して、更に、この論理回路部分をも
いくつかに区別する方法がある。このような回路部分の
区別を行った場合には、機能定義中にはこれら全ての論
理回路部分には電源が供給されないようにすると共に、
これら各論理回路部分毎に機能定義の終了や異常電流の
有無の判別を行い、異常電流の流れる論理回路部分や異
常電流の流れる可能性のある論理回路部分へは電源を供
給しないようにする。このようにすることにより、前述
のような定義不完全回路による異常電流を防止すること
ができると共に、半導体集積回路の論理回路部分の一部
に定義不完全回路部分がある場合においても、素子の劣
化や破壊を生じることなく定義不完全回路の無い論理回
路部分だけを用いるということもできる。 このような電源供給を行う半導体集積回路においては、
定義不完全回路があっても異常電流が流れてしまうこと
を防止し、異常電流による発熱による素子の劣化あるい
は破壊を防止することができる。

【実施例】

以下、本発明の実施例を図面を用いて詳細に説明する。 第１図は、本発明が適用された第１実施例の半導体集積
回路の構成図である。 この図において、１＋＋からＭｎｍまでとＳ１１からＳ
ｎｍまではそれぞれｎｘｍ個の記憶回路とスイッチ回路
である。論理回路部２は、このｎ×ｎ個の記憶回路Ｍと
スイッチ回路部等により構成され、この記憶回路Ｍに記
・蹄されているデータに従ってスイッチ回路Ｓを切換え
ることにより論理の定義を行っている。この記憶回路Ｍ
とスイッチ回路Ｓは第７図に示されるようなものである
。 この第７図において、記憶回路Ｍは、インバータ１８と
トランジスタＴ１により構成され、ワード線ＷのＬ状態
信号に従ってトランジスタＴ１がオンになったときの定
義用ＬＳＩ内部データｄ。 が記憶されるものである。この記憶回路ＭにはＨ状態と
Ｌ状態のいずれかが記憶され、Ｌ状態が記憶されている
場合にはスイッチ回路ＳのＡＢ間のトランジスタＴ２は
オンとなり、Ｈ状態が記憶されている場合にはこのスイ
ッチ回路ＳのＡＢ間のトランジスタＴ２はオフとなる。 このスイッチＳは論理回路部２内の実際に論理を構成す
る論理回路本体の各部に配置され、これらのスイッチ回
路Ｓのそれぞれのオンあるいはオフによりユーザが任意
に論理を定義することができる。 第１図において、定義回路部１は、半導体集積１ 回路に入力される定義生信号Ｒと定義用データＤか入力
され、この定義生信号ＲがＬ状態のときに、この定義用
データＤに従って論理回路部２内の記憶回路Ｍにデータ
をセットし、論理入力データエ１〜工×と論理出力デー
タ０１〜Ｏｙとの間の論理の定義を行うものである。な
お、ｄｌｌからｄｎｍは、前記定義用データＤに従って
定義回路部１から記憶回路ＭヘセットされるＬＳＩ内部
データである。 この実施例においては、特に、トランジスタＴ３が配置
され、このトランジスタＴ３は定義生信号ＲかＬ状態の
ときにＬＳＩ入力電源ＶＣＣと論理回路部電源ＶＤＤと
の間を遮断するものである。 即ち、定義生信号ＲがＬ状態である論理回路の定義中に
おいては、この論理回路部２には電源が供給されないよ
うにしている。なお、この図において■ｓｓは電源マイ
ナス線である。 このような半導体集積回路においては、論理定義中にも
過渡的に発生するものである定義不完全回路によるショ
ートパスがあっても、このショー２ トパスによる異常電流を防止することができる。 第２図は、本発明が適用された第２実施例の半導体集積
回路の構成図である。 この図において、定義回路部１及び論理回路部２及び電
源スイツチ回路３は、それぞれ前述の第１図の第１実施
例の半導体集積回路の同符号のものと同様のものである
。又、定義回路部１は、論理入力データＩと論理出力デ
ータ０との論理を定義する。 この実施例においては、前述の第１図の第１実施例と同
様に論理定義中には論理回路部２の電源を供給しないよ
うにすると共に、更に、定義中でないときの論理回路部
２に供給される電源の異常電流をも検出し、異常電流が
検出された場合には電源を遮断するようにしている。 電源検出回路５は、インバータ■１とＩ２とトランジス
タＴＮにより構成され、論理回路部電流ＩＳに異常電流
が流れトランジスタＴＨに流れる電流が増加した場合に
は異常電流信号φｒをＬ８：態にする。この異常電流信
号φｒはスイッチ制御回路部４に入力される。 このスイッチ制御回路部４は、フリップフロップＦとＮ
ＡＮＤゲート２０により構成され、前述の異常電流信号
φｒと定義生信号Ｒに従って電源スイツチ制御信号Ｐを
出力するというものである。 このフリップフロラ１Ｆは、定義生信号Ｒのハイエツジ
でその時の異常電流信号φｒをラッチする。 そして、定義生信号ＲがＨで、且つ、異常電流信号φｒ
がＨのときのみ電源スイツチ回路３のトランジスタＴＰ
を導通させ、論理回路部２に電源■ｃｃを供給する。こ
のように異常電流信号φｒをラッチすることにより、論
理回路部２から発生する電源ノイズによって電流検出回
路５が誤動作したとしても電源スイツチ回路３は安定に
動作することができる。 ここで、電源スイツチ回路３は、前述の第１図の第１実
施例のものと同じものであり、この電源スイツチ制御信
号Ｐに従ってＬＳＩ入力電源ＶｃＣと論理回路部電源Ｖ
Ｃ）Ｏとの間の遮断を行うものである。即ち、電源スイ
ッ・子信号ＰがＨ状態で遮断する。なお、ｖｇｓは、電
源マイナス線である。 第３図は、前述の第２図の第２実施例の、主に電源スイ
ツチ回路３についてのタイムチャートを示す線図である
。 この図において、ａ点で定義中信号ＲがＬ状態（定義状
態）になると、フリップフロップＦのラッチは解放され
、電源スイツチ制御信号Ｐは定義中信号Ｒにより一義的
にＨ状態になる。そして、トランジスタＴＰによりＬＳ
Ｉ入力電源ＶＣＣと論理回路部電源ＶＯＯ間は遮断され
、この論理回路部電源ＶＤＤはこの図において一点鎖線
Ｈ１で示されるようにハイインピーダンス状態となり、
定義期間中論理回路部２には電源Ｖｃｃは供給されない
。 又、この第３図において破線で示されるように、ｂ点で
論理回路部電流ＩＳに異常電流が存在しない場合には、
電流検出回路５の異常電流信号φｒがＬ状態となる。ス
イッチ制御回路部４では、この異常電流信号φｒとして
しか解放状態のフリップ５ フロップＦに与えられる。そして、この異常電流信号φ
ｒは定義中信号ＲがＨになると、そのハイエツジにより
フリップフロップＦにラッチされ、この場合、定義中信
号Ｒによらず電源スイツチ制御信号Ｐは断続してＨ状態
を保持するなめ、定義期間が終了しても、電源スイツチ
回路３は導通せず、論理回路部電源ＶＤＤは破線Ｈ２で
示されるようにハイインピーダンス状態を保つ。 一方、異常電流が存在しない場合には、異常電流信号φ
ｒは、回路定義期間であるか否かを問わすＨ状態を保持
するから、電源スイツチ制御信号Ｐは定義中信号Ｒに対
応して（反転関係）その状態が定められ、この結果電源
スイツチ回路３は、定義中信号Ｒによって一義的に制御
されることになる。 このように、この第２図の第２実施例では、論理定義中
に論理回路部電源ＶＤＤを遮断すると共に、定義終了後
においても論理回路部電流１ｓに異常を検出した場合に
はこの論理回路部電源ＶＤＤを遮断するようにしている
。このようにすること６ により、論理回路部２内に定義不完全回路かあっても異
常電流を防止することができる。 第４図は、本発明が適用された、論理回路部２を２つに
分け、それぞれの論理回路部分について電源を遮断でき
るようにした第３実施例の半導体集積回路の構成図であ
る。 この図において、それぞれ２つある、論理回路部２と電
源スイツチ回路３とスイッチ制御回路部４と電流検出回
路５は、それぞれ前述の第２図の第２実施例の同符号の
ものと同一のものであり同じ目的に使われている。 この第４図の実施例においては、論理回路部２が三等分
されている。即ち、この２つの論理回路部２を構成する
記憶回路Ｍとスイッチ回路Ｓの総数はそれぞれ２ｘｎＸ
ｍ個である。又、これら２つの論理回路部２の論理定義
は、１つの定義回路部１によりＬＳＩ内部内部データ弁
して行われる。 この実施例においては、２つの論理回路部２の異常電流
を２つの電流検出回路５により独立して検出するように
しており、更に、２つの論理回路部毎にそれぞれ電源ス
イツチ回路３とスイッチ制御回路部４を備え、前記異常
電流の有無に従って２つの論理回路部電源Ｖ　００　（
１、ｖ　ｏ　ｏ　ｂを独立して遮断するようにしている
。従って、この実施例においては、片方の論理回路部２
の論理回路部電源ＶＤＯに異常電流が流れる場合であっ
ても、この異常電流を遮断する一方、他方の正常な論理
回路部２は通常通り使うことができる。更に、この異常
電流が流れる論理回路部２においても、新たに論理の定
義の追加を行うことにより異常電流が流れなくなれば、
これら２つの論理回路部２を共に使うことができるよう
になる。 このように、これら３つの実施例によれば、定義不完全
回路があっても異常電流を防止することができる。 なお、第４図に示される第３実施例のように論理回路部
２を複数に区分した場合に、電源オフ時にも記憶が保持
される不揮発性メモリによる定義完了メモリをそれぞれ
の論理回路部分毎に設け、それぞれの論理回路部の定義
完了毎にこの定義完了メモリに定義が完了したことを記
憶させ−この定義完了メモリを参照することにより各論
理回路部分のうち定義完了の論理回路部分にのみ電源を
加えることができるようにしてもよい。 更に、前述の異常電流信号φｒを半導体集積回路外部に
出力する等し、これによりユーザが容易に定義不完全回
路の有無を検知できるようにしてもよい。本発明によれ
ば定義不完全回路により素子の劣化や破壊を生じること
がないので、定義不完全回路の有無を容易に検知できれ
ば、この定義不完全回路の再定義を速やかに行うことが
でき、論理設計作業の効率向上を図ることができる。

【発明の効果】

以上説明した通り、本発明によれは、予め内部に定義さ
れた回路やデータに従って機能する半導体集積回路にお
いて、定義不完全回路によりこの半導体集積回路に異常
電流が流れてしまうことを防止し、更に、この異常電流
による素子の劣化あるいは破壊を防止することができる
という優れた効果を得ることができる。 ９

【図面の簡単な説明】

第１図は、本発明が適用された、機能定義中には論理回
路部への電源供給をしないようにする回路を有する半導
体集積回路の第１実施例の構成図、第２図は、本発明が
適用された、異常電流を検出して電源供給を遮断するこ
とのできる回路を有する半導体集積回路の第２実施例の
構成図、第３図は、前記第２実施例におけるタイムチャ
ートを示す線図、 第４図は、本発明が適用された、論理回路部を２つに分
け、それぞれの部分について機能定義中又は異常電流検
出時には電源供給を遮断することのできる回路を有する
半導体集積回路の第３実施例の構成図、 第５図（Ａ）、（Ｂ）、（Ｃ）は、従来の、ヒユーズリ
ンクにより内部の回路の定義を行う半導体集積回路の構
成図、 第６図は、従来の、内部メモリへのデータの書込により
内部の回路の定義を行う半導体集積回路の構成図、 ０ 第７図は一前記第１実施例から第３実施例で用いられた
記憶回路とスイッチ回路の回路図である。 １・・・定義回路部、 ２・・・論理回路部、 ３・・・電源スイツチ回路、 ４・・・スイッチ制御回路部、 ５・・・電流検出回路、 Ｐ、ＰｃＬ　ｐｂ・・・電源スイツチ制御信号、Ｍ、Ｍ
＋　＋　′Ｍｎ　ｍ、Ｍ１＋　ｃＬ′Ｍｎ　ｍ　ａ、Ｍ
ｚ１ｂ″〜Ｍｎｍｂ・・・記憶回路、Ｓ、Ｓ＋　＋′Ｓ
ｎｍ、Ｓ＋　＋　ｎ′Ｓｎｍα、Ｓ＋　＋　ｂ〜Ｓｎｍ
ｂ・・・スイッチ回路、Ａ、Ｂ・・・スイッチ回路端子
部分、 Ｒ・・・定義中信号、 Ｓ・・・論理回路部電流、 φｒ・・・異常電流信号、 Ｄ・・・定義用データ、 ｄ　、　　ｄｌｌ　〜ｄｎ　ｍ　”・定義用ＬＳＩ内部
データ、■、■１〜Ｉ×・・・論理入力データ、Ｏ２ １ ｃ Ｏ Ｓ ０、〜０ン・・・論理出力データ１ 、Ｔ２、Ｔ３、ＴＰ、ＴＮ・・・トランジスタ、Ｃ・・
・ＬＳＩ入力電源、 ０・・・論理回路部電源、 Ｓ・・・電源マイナス線。

Claims (3)

【特許請求の範囲】
1. （１）予め内部に定義された回路やデータに従って機能
   する半導体集積回路において、 この半導体集積回路内部をいくつかの回路部分に区別し
   て、 この回路部分のうち、機能定義が完了していない回路部
   分や機能定義に異常のある回路部分へは、異常電流をひ
   き起こす電源は供給しないようにする回路を有すること
   を特徴とする半導体集積回路。
2. （２）請求項１において、前記半導体集積回路に入力さ
   れる機能定義中信号により機能定義中を判別し、機能定
   義中には機能定義の目的以外の電源は供給しないように
   する回路を有することを特徴とする半導体集積回路。
3. （３）請求項１において、機能定義後の電源投入中の異
   常電流発生回路部分を検出し、この異常電流を引き起こ
   す電源を遮断することのできる回路を有することを特徴
   とする半導体集積回路。