JPS609967Y2 - テ−プレコ−ダ−のミユ−テイング回路 - Google Patents
テ−プレコ−ダ−のミユ−テイング回路Info
- Publication number
- JPS609967Y2 JPS609967Y2 JP1979044298U JP4429879U JPS609967Y2 JP S609967 Y2 JPS609967 Y2 JP S609967Y2 JP 1979044298 U JP1979044298 U JP 1979044298U JP 4429879 U JP4429879 U JP 4429879U JP S609967 Y2 JPS609967 Y2 JP S609967Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- muting
- tape recorder
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はテープレコーダーに関し、特に雑音の発生を抑
えるミューティング回路に関する。
えるミューティング回路に関する。
テープデツキと呼ばれる高級なテープレコーダーは大出
力を有する増幅器に接続されて使用されるためテープレ
コーダーより発生する雑音は増幅器によって増幅された
後スピーカーより大レベルにて放音され使用者に不快感
を与えることになる。
力を有する増幅器に接続されて使用されるためテープレ
コーダーより発生する雑音は増幅器によって増幅された
後スピーカーより大レベルにて放音され使用者に不快感
を与えることになる。
斯かる点を改良するために斯種テープレコーダーはミュ
ーティング回路と呼ばれる回路を備えている。
ーティング回路と呼ばれる回路を備えている。
本考案は斯かるミューティング回路を利用して電源遮断
時に発生する雑音を抑えることが出来る回路を提供しよ
うとするものであり、以下図面を参照して詳細に説明す
る。
時に発生する雑音を抑えることが出来る回路を提供しよ
うとするものであり、以下図面を参照して詳細に説明す
る。
図示した回路は本考案の一実施例であり、図において、
１は磁気ヘッドにて再生された信号等が印加される入力
端子、２は増幅回路、３は大出力を有する増幅器の入力
端子に接続される出力端子である。
１は磁気ヘッドにて再生された信号等が印加される入力
端子、２は増幅回路、３は大出力を有する増幅器の入力
端子に接続される出力端子である。
４は信号電送路５と接地間にコレクタ・エミツタ路が接
続されているミューティング用トランジスターであり、
そのベースは抵抗６を介してミューティング制御回路７
に接続されている。
続されているミューティング用トランジスターであり、
そのベースは抵抗６を介してミューティング制御回路７
に接続されている。
３は商用交流電源に接続される電源端子、９は主スィッ
チ、１０は該主スィッチ９の開閉により入力される交流
電源を整流する整流回路、１１は該整流回路１０によっ
て整流された直流電圧を定電圧化し前記増幅回路２等に
定電圧化された電源を供給する定電圧回路である。
チ、１０は該主スィッチ９の開閉により入力される交流
電源を整流する整流回路、１１は該整流回路１０によっ
て整流された直流電圧を定電圧化し前記増幅回路２等に
定電圧化された電源を供給する定電圧回路である。
１２はコレクタが抵抗１３を介して前記ミューティング
用トランジスター４のベースに接続されていると共にベ
ースが抵抗１４を介して前記整流回路１０の出力端子Ａ
に接続されている制御トランジスターであり、そのエミ
ッタと接地間にはコンデンサー１５が、またベースとエ
ミッタ間には該コンデンサー１５に充電流を供給するダ
イオード１６が接続されている。
用トランジスター４のベースに接続されていると共にベ
ースが抵抗１４を介して前記整流回路１０の出力端子Ａ
に接続されている制御トランジスターであり、そのエミ
ッタと接地間にはコンデンサー１５が、またベースとエ
ミッタ間には該コンデンサー１５に充電流を供給するダ
イオード１６が接続されている。
斯かる構成において、整流回路１０の出力端子Ａと定電
圧回路１１の出力端子Ｂの電源遮断時における電圧降下
速度を比較すると整流回路１０の出力端子Ａの降下速度
の方が早くなる。
圧回路１１の出力端子Ｂの電源遮断時における電圧降下
速度を比較すると整流回路１０の出力端子Ａの降下速度
の方が早くなる。
以上の如く考案は構成されており、次に動作について説
明する。
明する。
図示した状態は非電源仁供給状態であり、この状態にお
いて主スィッチ９を閉成すると整流回路１０の出力端子
Ａに整流された信号が現われると共に定電圧回路１１の
出力端子Ｂに定電圧化された電源が現われる。
いて主スィッチ９を閉成すると整流回路１０の出力端子
Ａに整流された信号が現われると共に定電圧回路１１の
出力端子Ｂに定電圧化された電源が現われる。
その結果増幅回路２等に電源が供給されて動作状態にな
ると共にダイオード１６を通してコンデンサー１５に充
電電流が流れ、該コンデンサ１５は充電される。
ると共にダイオード１６を通してコンデンサー１５に充
電電流が流れ、該コンデンサ１５は充電される。
そしてこの通電状態ではベースに高電圧が印加されて逆
バイアスされるため制御制御トランジスター１２はオフ
状態にある。
バイアスされるため制御制御トランジスター１２はオフ
状態にある。
斯かる状態のままでテープレコーダーの各動作は行なわ
れるがミューティング操作が行なわれるとミューティン
グ制御回路７より制御信号が出力されてミューティング
用トランジスター４のベースに印加される。
れるがミューティング操作が行なわれるとミューティン
グ制御回路７より制御信号が出力されてミューティング
用トランジスター４のベースに印加される。
その結果該ミューティング用トランジスター４がオン状
態となり、信号伝送路５を接地するので雑音等の信号が
出力端子３に出力されることはない。
態となり、信号伝送路５を接地するので雑音等の信号が
出力端子３に出力されることはない。
以上の如く通常の動作は行なわれるが次に主スィッチ９
の開放による電源遮断時の動作について説明する。
の開放による電源遮断時の動作について説明する。
主スィッチ９が閉成された通電状態では前述したように
コンデンサ１５は充電されていると共に制御トランジス
ター１２はオフ状態にある。
コンデンサ１５は充電されていると共に制御トランジス
ター１２はオフ状態にある。
この状態において主スィッチ９を開放すると、整流回路
１０の出力端子Ａの電位は定電圧回路１１の出力端子Ｂ
の電位つよりも早く降下する。
１０の出力端子Ａの電位は定電圧回路１１の出力端子Ｂ
の電位つよりも早く降下する。
出力端子Ａの電位降下に伴なって制御トランジスター１
２のベース電位が降下する結果該制御トランジスター１
２がオン状態となり、コンデンサー１５に充電されてい
た電荷が該制御トランジスター１２のエミッタ・コレク
タ間を通して放電され前記ミューティング用トランジス
ター４のベースに印加される。
２のベース電位が降下する結果該制御トランジスター１
２がオン状態となり、コンデンサー１５に充電されてい
た電荷が該制御トランジスター１２のエミッタ・コレク
タ間を通して放電され前記ミューティング用トランジス
ター４のベースに印加される。
そね故該ミューティング用トランジスター４がオン状態
となって信号伝送路５を接地するので電源遮断に伴なう
雑音は出力端子Ｂに出力されることはない。
となって信号伝送路５を接地するので電源遮断に伴なう
雑音は出力端子Ｂに出力されることはない。
以上に説明したように、本考案のミューティング回路は
テープレコーダーへの電源供給を行なう主スィッチの開
放に伴なう整流回路と定電圧回路の出力電圧の降下速度
の相違を利用すると共に通常のミューティング動作を行
うるミューティング用トランジスターを利用して電源遮
断時に増幅回路等により発生する雑音を防止するように
したので構成が簡素となり、大出力を有する増幅器に接
続されて使用されるテープレコーダーのミューティング
回路として最適である。
テープレコーダーへの電源供給を行なう主スィッチの開
放に伴なう整流回路と定電圧回路の出力電圧の降下速度
の相違を利用すると共に通常のミューティング動作を行
うるミューティング用トランジスターを利用して電源遮
断時に増幅回路等により発生する雑音を防止するように
したので構成が簡素となり、大出力を有する増幅器に接
続されて使用されるテープレコーダーのミューティング
回路として最適である。
図示した回路は、本考案のミューティング回路の一実施
例である。 主な図番の説明、２・・・・・・増幅回路、４・・・・
・・ミューティング用トランジスター、９・・・・・・
主スィッチ、１０・・・・・・整流回路、１１・・・・
・・定電圧回路、１２・・・・・・制御トランジスター
。
例である。 主な図番の説明、２・・・・・・増幅回路、４・・・・
・・ミューティング用トランジスター、９・・・・・・
主スィッチ、１０・・・・・・整流回路、１１・・・・
・・定電圧回路、１２・・・・・・制御トランジスター
。
Claims (1)
- ミューティング動作時導通し信号伝伝送路を流れる信号
を側路するミューティング用トランジスターを有するテ
ープレコーダにおいて、商用交流電源を整流する整流回
路と、該整流回路によって整流された信号を定電圧化す
ると共に増幅回路等に定電圧化された電源を供給する定
電圧回路と、ベースが前記整流回路の出力端子に接続さ
れていると共にコレクタが前記ミューティング用トラン
ジスターのベースに接続された制御トランジスターと、
該制御トランジスターのエミッタと接地間に接続された
コンデンサーと、前記制御トランジスターのベースとエ
ミッタ間に接続され前記コンデンサーに充電電流を供給
するダイオードとよりなるテープレコーダーのミューテ
ィング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979044298U JPS609967Y2 (ja) | 1979-04-03 | 1979-04-03 | テ−プレコ−ダ−のミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979044298U JPS609967Y2 (ja) | 1979-04-03 | 1979-04-03 | テ−プレコ−ダ−のミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55144619U JPS55144619U (ja) | 1980-10-17 |
| JPS609967Y2 true JPS609967Y2 (ja) | 1985-04-06 |
Family
ID=28920345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979044298U Expired JPS609967Y2 (ja) | 1979-04-03 | 1979-04-03 | テ−プレコ−ダ−のミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609967Y2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5323067U (ja) * | 1976-08-06 | 1978-02-27 | ||
| JPS5442447B2 (ja) * | 1974-07-29 | 1979-12-14 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS499304Y1 (ja) * | 1969-09-02 | 1974-03-05 | ||
| JPS4939401Y1 (ja) * | 1970-06-19 | 1974-10-29 | ||
| JPS5442447U (ja) * | 1977-08-29 | 1979-03-22 | ||
| JPS5448548U (ja) * | 1977-09-09 | 1979-04-04 |
-
1979
- 1979-04-03 JP JP1979044298U patent/JPS609967Y2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5442447B2 (ja) * | 1974-07-29 | 1979-12-14 | ||
| JPS5323067U (ja) * | 1976-08-06 | 1978-02-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55144619U (ja) | 1980-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6017066Y2 (ja) | テ−プレコ−ダ | |
| JPS609967Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPH0413789Y2 (ja) | ||
| JPS5929378Y2 (ja) | Ａｌｃ回路 | |
| JPS6017045Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPS6017046Y2 (ja) | テ−プレコ−ダ−のミユ−テイング回路 | |
| JPS634288Y2 (ja) | ||
| JPS634290Y2 (ja) | ||
| JPS634293Y2 (ja) | ||
| JPS634247Y2 (ja) | ||
| JPS634292Y2 (ja) | ||
| JP2512951Y2 (ja) | ミュ―ティング回路 | |
| JPS5941642Y2 (ja) | 送受信切換信号発生回路 | |
| JPS604306Y2 (ja) | テ−プレコ−ダ−のミュ−ティング回路 | |
| JPS6145620Y2 (ja) | ||
| JPS606892Y2 (ja) | テ−プレコ−ダ−のミユーテイング回路 | |
| JPS5939293Y2 (ja) | ８トラックテ−プ走行制御回路 | |
| JPS634291Y2 (ja) | ||
| JPS5932028Y2 (ja) | テ−プレコ−ダ−のミユ−ティング回路 | |
| JPS606895Y2 (ja) | テープレコーダのミユーテイング回路 | |
| JPH0122366Y2 (ja) | ||
| JPH066680Y2 (ja) | 充電制御回路 | |
| JPS6312418Y2 (ja) | ||
| JPS5935912Y2 (ja) | ラジオ付テ−プレコ−ダ−のａｌｃ回路 | |
| JPS6117556Y2 (ja) |