JPS6096831U - 半導体チツプ - Google Patents
半導体チツプInfo
- Publication number
- JPS6096831U JPS6096831U JP1983188126U JP18812683U JPS6096831U JP S6096831 U JPS6096831 U JP S6096831U JP 1983188126 U JP1983188126 U JP 1983188126U JP 18812683 U JP18812683 U JP 18812683U JP S6096831 U JPS6096831 U JP S6096831U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting body
- chip
- electrode formation
- formation surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図はチップをフェイスダウンで基体に装着した断面
図、第2図aはチップの電極形成面の平面図、第2図す
は基体の平面図、第2図c、 dはチップを基体に装着
した状態の平面図、第3図a、 bは本考案の一実施例
にかかる位置合わせマークを有するチップの裏面図、第
3図Cは本考案の一実施例にかかるチップを基体に装着
した平面図、第4図は本考案の他の実施例にかかるチッ
プを基体に装着した平面図。 1・・・チップ、2・・・基板、3・・・バンプ電極、
7・・・矢印形状のマーク、8・・・三角形状のマーク
。
図、第2図aはチップの電極形成面の平面図、第2図す
は基体の平面図、第2図c、 dはチップを基体に装着
した状態の平面図、第3図a、 bは本考案の一実施例
にかかる位置合わせマークを有するチップの裏面図、第
3図Cは本考案の一実施例にかかるチップを基体に装着
した平面図、第4図は本考案の他の実施例にかかるチッ
プを基体に装着した平面図。 1・・・チップ、2・・・基板、3・・・バンプ電極、
7・・・矢印形状のマーク、8・・・三角形状のマーク
。
Claims (1)
- 半導体チップ搭載体の配線面に電極形成面を対向させて
、前記搭載体に装着する半導体チップにおいて、前記電
極形成面の裏面に前記搭載体と前記チップとの相対位置
合わせマークを有することを特徴とする半導体チップ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1983188126U JPS6096831U (ja) | 1983-12-07 | 1983-12-07 | 半導体チツプ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1983188126U JPS6096831U (ja) | 1983-12-07 | 1983-12-07 | 半導体チツプ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6096831U true JPS6096831U (ja) | 1985-07-02 |
Family
ID=30405919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1983188126U Pending JPS6096831U (ja) | 1983-12-07 | 1983-12-07 | 半導体チツプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6096831U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192816A (ja) * | 2007-02-05 | 2008-08-21 | Sanyo Electric Co Ltd | 半導体チップ及びその位置合わせ方法 |
-
1983
- 1983-12-07 JP JP1983188126U patent/JPS6096831U/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008192816A (ja) * | 2007-02-05 | 2008-08-21 | Sanyo Electric Co Ltd | 半導体チップ及びその位置合わせ方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6096831U (ja) | 半導体チツプ | |
JPS6120051U (ja) | 半導体装置の外囲器 | |
JPS6117751U (ja) | テ−プキヤリア半導体装置 | |
JPS5892744U (ja) | 半導体素子 | |
JPS58120662U (ja) | チツプキヤリヤ− | |
JPS6384941U (ja) | ||
JPS60151139U (ja) | フラツトパツケ−ジ型ic | |
JPH0238742U (ja) | ||
JPS62192648U (ja) | ||
JPS6232550U (ja) | ||
JPS60141134U (ja) | 半導体チツプキヤリア | |
JPS6052656U (ja) | 回路基板 | |
JPS6035569U (ja) | チップキャリアのバンプ接続構造 | |
JPS5815361U (ja) | 集積回路装置 | |
JPS5916147U (ja) | 半導体装置 | |
JPS5889946U (ja) | 半導体装置 | |
JPS606235U (ja) | マイクロ波混成集積回路用ケ−ス | |
JPH0288240U (ja) | ||
JPS59131158U (ja) | チツプキヤリヤ− | |
JPS6039245U (ja) | ワイヤ−ボンデイングの位置決めマ−ク | |
JPS6130248U (ja) | 多層セラミツク基板 | |
JPS5952662U (ja) | 印刷配線基板 | |
JPS6120079U (ja) | 半導体装置実装用基板 | |
JPS5914338U (ja) | 混成集積回路 | |
JPS5944045U (ja) | 半導体素子チツプのはんだ接続構造 |