JPS6095676A - Ｃｐｕ間通信方式 - Google Patents
Ｃｐｕ間通信方式Info
- Publication number
- JPS6095676A JPS6095676A JP20313383A JP20313383A JPS6095676A JP S6095676 A JPS6095676 A JP S6095676A JP 20313383 A JP20313383 A JP 20313383A JP 20313383 A JP20313383 A JP 20313383A JP S6095676 A JPS6095676 A JP S6095676A
- Authority
- JP
- Japan
- Prior art keywords
- priority degree
- request
- priority
- cpu
- cpus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は複数のＣＰＵから構成されるマルチシステムに
おける複数ＣＰＵ間にて情報を授受する際のＣＰＵ間通
信方式に関するものである。
おける複数ＣＰＵ間にて情報を授受する際のＣＰＵ間通
信方式に関するものである。
（ｂ） 従来技術と問題点 ：
ＣＰＬＩを複数使用すると言７た９とは、システムを信
頼度高く使用する上から、汰＜一般にマルチシステムと
して用いられている。：従来、マルチシステムを構成す
る場合には、システム設定時にＣＰＵに主従関係を持た
せ、主ＣＰＵが主導権を持ち、主から従にデータの伝送
とか処理結果の照合等を行い一方通行的な通信を行うの
みであり、通信目的に応じて従ＣＰＵが主導権を持つと
言ったことが行えずマルチシステムを運用する上で不便
であると言った欠点があった。
頼度高く使用する上から、汰＜一般にマルチシステムと
して用いられている。：従来、マルチシステムを構成す
る場合には、システム設定時にＣＰＵに主従関係を持た
せ、主ＣＰＵが主導権を持ち、主から従にデータの伝送
とか処理結果の照合等を行い一方通行的な通信を行うの
みであり、通信目的に応じて従ＣＰＵが主導権を持つと
言ったことが行えずマルチシステムを運用する上で不便
であると言った欠点があった。
（Ｃ） 発明の目的
以上従来の欠点に鑑み本発明は、使用目的に応じて優先
順位に従って通信が行えると共に、ＣＰＵ間の交叉通信
に支障されないＣＰＵ間通信方式を提供することを目的
とするものである。
順位に従って通信が行えると共に、ＣＰＵ間の交叉通信
に支障されないＣＰＵ間通信方式を提供することを目的
とするものである。
ｆｄ） 発明の構成
節単に述べると本発明は、複数のＣＰＵから構成される
マルチシステムに於いて、前記複数ＣＰＵ間にそれぞれ
送受用情報連絡配線を付設するとともに、前記各ＣＰＵ
に前記送受用情報の目的別優先度を記載せる優先度テー
ブルを備えて、前記送受用情報を目的別優先度順に処理
するようにしたご止を特徴とするものである。
マルチシステムに於いて、前記複数ＣＰＵ間にそれぞれ
送受用情報連絡配線を付設するとともに、前記各ＣＰＵ
に前記送受用情報の目的別優先度を記載せる優先度テー
ブルを備えて、前記送受用情報を目的別優先度順に処理
するようにしたご止を特徴とするものである。
（ｅ） 発明の実施例
以下本発明の実施例を図に依って詳細に説明する。
第１図は本発明のＣＰＵ間通信方式を示す一実施例のブ
ロック図、第２図は本発明の情報授受の状態を示す模式
図である。
ロック図、第２図は本発明の情報授受の状態を示す模式
図である。
図において、１と２はＣＰＵ 、１１と２１は処理部、
１２と２２は優先度テーブル、３−１ と３−２はイン
クラブド線、４−１ と４−２はデータ線をそれぞれ示
す。
１２と２２は優先度テーブル、３−１ と３−２はイン
クラブド線、４−１ と４−２はデータ線をそれぞれ示
す。
ＣＰＵ １と２には図に示すように、優先度テーブル１
２と２２とが設けられており、此の優先度テーブル１２
と２２には情報目的に依って優先度が付けてあり、優先
度１が高位にある。更にＣＰＵ間に重シ付けが表示して
あり、図ではＣＰＵ １がＣＰＵ ２より優先するとし
ている。ＣＰＵ １が目的、例えば障害処理要求をＣＰ
Ｕ ２にインクラブド線３−１を介して伝送するとＣＰ
Ｕ ２は此の要求を処理部２１にて受信して、優先度テ
ーブル２２を参照し、此の要求が優先度が高いことを認
識して此の要求の処理を行う。インクラブド線３−１と
データ線４−１は矢印に示すようにｃｐυ １からＣＩ
”ＩＩ ２に、インクラブ１−線３−２とデータ線４−
２はＣＰＵ ２からＣＰＵ １にそれぞれ専用に使用さ
れる。従って要求信号とデータとの送受が重なり交叉関
係の通信が阻害されることが無い。
２と２２とが設けられており、此の優先度テーブル１２
と２２には情報目的に依って優先度が付けてあり、優先
度１が高位にある。更にＣＰＵ間に重シ付けが表示して
あり、図ではＣＰＵ １がＣＰＵ ２より優先するとし
ている。ＣＰＵ １が目的、例えば障害処理要求をＣＰ
Ｕ ２にインクラブド線３−１を介して伝送するとＣＰ
Ｕ ２は此の要求を処理部２１にて受信して、優先度テ
ーブル２２を参照し、此の要求が優先度が高いことを認
識して此の要求の処理を行う。インクラブド線３−１と
データ線４−１は矢印に示すようにｃｐυ １からＣＩ
”ＩＩ ２に、インクラブ１−線３−２とデータ線４−
２はＣＰＵ ２からＣＰＵ １にそれぞれ専用に使用さ
れる。従って要求信号とデータとの送受が重なり交叉関
係の通信が阻害されることが無い。
通信状態を第２図によって説明する。第２図（ａ＋はＣ
’ＰＵ ２が障害処理要求を、ＣＰＵ ］がコマンド実
行要求をそれぞれ相手ＣＰ［Ｉに要求すると、ＣＰＵ
１は障害処理要求が優先することを優先度テーブルから
認識し、此の要求を受付けてデータの伝送を受ける。Ｃ
ＰＵ １からのコマンド実行要求はＣＰＩＩ ２で無視
される。同一優先度の要求が両ＣＰＵから要求されると
、第２図（ｂ）に示すように優先度テーブルの重み付け
によってＣＩ”Ｕ １が優先することとなり、両ＣＰＵ
よりの通信の衝突が防止し得ることとなる。
’ＰＵ ２が障害処理要求を、ＣＰＵ ］がコマンド実
行要求をそれぞれ相手ＣＰ［Ｉに要求すると、ＣＰＵ
１は障害処理要求が優先することを優先度テーブルから
認識し、此の要求を受付けてデータの伝送を受ける。Ｃ
ＰＵ １からのコマンド実行要求はＣＰＩＩ ２で無視
される。同一優先度の要求が両ＣＰＵから要求されると
、第２図（ｂ）に示すように優先度テーブルの重み付け
によってＣＩ”Ｕ １が優先することとなり、両ＣＰＵ
よりの通信の衝突が防止し得ることとなる。
ｉｆ） 発明の効果
以上詳細に説明したように本発明のＣＰＵ間通信方式は
、使用目的に応じた優先順位に従って処理される共に、
複数ＣＰ［１間の情報授受が通信交叉状態にても支障さ
れることのないものとなり、−フルチシステムを運用す
る上で利点の多いものとなる。
、使用目的に応じた優先順位に従って処理される共に、
複数ＣＰ［１間の情報授受が通信交叉状態にても支障さ
れることのないものとなり、−フルチシステムを運用す
る上で利点の多いものとなる。
第１図は本発明のｃｐｕ間通間通式方式ず一実施例のブ
ロック図、第２図は本発明の情報授受の状態を示す模式
図である。 図において、１と２はＣＰＵ 、 １１と２１は処理部
、１２と２２は優先度テーブル、３−１ と３−２はイ
ンクラブド線、４−１と４−２はデータ線をそれぞれ示
す。 第１図 第２図
ロック図、第２図は本発明の情報授受の状態を示す模式
図である。 図において、１と２はＣＰＵ 、 １１と２１は処理部
、１２と２２は優先度テーブル、３−１ と３−２はイ
ンクラブド線、４−１と４−２はデータ線をそれぞれ示
す。 第１図 第２図
Claims (1)
- 複数のＣＰＵから構成されるマルチシステムに於いて、
前記複数ＣＰＵ間にそれぞれ送受用情報連絡配線を付設
するとともに、前記各ｃｐｕに前記送受用情報の目的別
優先度を記載せる′優先度テーブルを備えて、前記送受
用情報を目的別優先度順に処理するようにしたことを特
徴とするＣＰＵ間通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20313383A JPS6095676A (ja) | 1983-10-28 | 1983-10-28 | Ｃｐｕ間通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20313383A JPS6095676A (ja) | 1983-10-28 | 1983-10-28 | Ｃｐｕ間通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6095676A true JPS6095676A (ja) | 1985-05-29 |
Family
ID=16468955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20313383A Pending JPS6095676A (ja) | 1983-10-28 | 1983-10-28 | Ｃｐｕ間通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6095676A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009018261A1 (de) | 2008-04-25 | 2009-12-31 | Nec Electronics Corp., Kawasaki | Informationsverarbeitungssystem und Verfahren zur Steuerung der Aufgabenausführung |
| WO2014201617A1 (en) * | 2013-06-18 | 2014-12-24 | Intel Corporation | Software polling elision with restricted transactional memory |
-
1983
- 1983-10-28 JP JP20313383A patent/JPS6095676A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009018261A1 (de) | 2008-04-25 | 2009-12-31 | Nec Electronics Corp., Kawasaki | Informationsverarbeitungssystem und Verfahren zur Steuerung der Aufgabenausführung |
| WO2014201617A1 (en) * | 2013-06-18 | 2014-12-24 | Intel Corporation | Software polling elision with restricted transactional memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5025369A (en) | Computer system | |
| EP0183431B1 (en) | System control network for multiple processor modules | |
| JPS6095676A (ja) | Ｃｐｕ間通信方式 | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| JPH06131295A (ja) | バス変換装置 | |
| JP3345102B2 (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH0562384B2 (ja) | ||
| JPS58169660A (ja) | マルチプロセツサシステムの構成方法 | |
| JPS593775B2 (ja) | バス要求処理装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS6154556A (ja) | メモリ間デ−タ転送方式 | |
| JPS5814266A (ja) | マルチプロセツサ装置の制御方式 | |
| JPS638500B2 (ja) | ||
| JPH039497B2 (ja) | ||
| JPH04155466A (ja) | マルチプロセッサシステム | |
| JPH0535694A (ja) | プロセツサ間割込み方式 | |
| JPS6194169A (ja) | マルチプロセツサシステム | |
| JPS59188727A (ja) | 機能分散形マルチマイクロプロセツサ間通信処理方式 | |
| JPS6055463A (ja) | マルチプロセツサシステム | |
| JPS5952947A (ja) | 双方向通信方式 | |
| JPH0427584B2 (ja) | ||
| JPS61204757A (ja) | プロセツサ間通信方式 | |
| JPH0444152A (ja) | 多重並列データバス装置 | |
| JPS60123953A (ja) | チャネル切り替え制御方式 | |
| JPS62204354A (ja) | 入出力命令制御方式 |