JPS6086967A - 一つのテレビジヨン走査基準から別の走査基準へ変換する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

本発明は、少なくとも二つの伝送方式に従って動作でき
るテレビジョン（ＴＶ　）受信器を一つの方式の信号を
受けるのに応じて適当な方式に従って動作するように変
換する回路に関し、特に、そして専らではないが、スク
リーンの平面から少しの距離だけしか変位していない平
面内で矩形ＣＲＴスクリーンの平面に平行に伸びる電子
銃アセンブリを有するいわゆる扁平スクリーン形ブラウ
ン管（ＣＲＴ）に関し、前記電子銃はＣＲＴスクＩＪ　
−ンを平面図として見る状態でスクリーンと一緒に見る
ときＣＲＴスクリーンから横方向に変位しており、必要
な表示はどれも、普通のラスタ走査パターンでスクリー
ンの上を走査する電子ビームによって矩形ＣＲＴスクリ
ーン上に与えられる。 一般的にいえば、本発明は、何もしないと生ずるラスタ
走査パターンに対するすべての形の歪み全補正する手段
を設ける必要のあるすべての形のＴＶ受信器に関する。 しかし、本明細書では、扁平スクリーン形ＴＶ受信器の
みについて説明する。 扁平スクリーン形構成をもっていないＴＶ受信器の場合
には、直線部分のこぎり波形の形になった偏向信号を偏
向部に加えることによって必要なラスタ走査パターンを
作るのが普通であり、所望ののこぎり波形は、おそらく
、アナログ手段だけによって発生されるであろう。 上に述べた扁平スクリーン形ＴＶ受信器の特定の構成に
固有なのは、そのような直線ｔ′ｌＩＳ分のこぎり波形
を偏向板に加えると、截頭フルー１・形をもつ歪んだラ
スタ走査パターンが扁平スクリーン形ＣＲＴに関しては
与えられることである。例えばスクリーンの縦対称軸の
延長線に平行に伸びる電子銃アセンブリについては、フ
ルート形うスクパターンの縦対称軸は、ＣＲＴスクリー
ンの縦対称軸と一致する。 扁平スクリーン形ＴＶ受信器に対するラスタ走査パター
ンのこのような截頭フルー１・形ひずみを補正するのに
単にアナログ手段で発生した適当な非直線部分のこぎり
波形を偏向板に加えて、与えられたラスタ走査パターン
が少なくとも事実上ひずみがすく、矩形ＣＲＴスクリー
ンと同じ寸法と形をもって、矩形ＣＲＴスクリーンと一
致するようにする方法を用いることが周知である。 特に、専らではないが本発明は、何もしなければ発生す
るラスタ走査パターンのひずみがＤＡ変換器（ＤＡＣ）
を駆動するディジタル手段を用いることによって補償さ
れるＴＶ受信器に関し、ＤＡ変換器は、ＣＲＴのＸ及び
Ｘ偏向板にラスタ・パターンのひずみを補償するに必要
な方法で加えられる偏向信号の波形を整形するための関
数を発生するように構成されており、一つのＤＡ変換器
のアナログ出力は、各ラスタ・ライン走査を生じさせる
ために、おそらく積分手段を介してＸ偏向板に加えられ
、一部分もう一つのＤＡ変換器のアナログ出力は、Ｘ偏
向板に加えられ、前記ディジタル手段は、おそらく差動
形式のディジタル出力信号をＤＡ変換器に与えるように
構成され、その出力に応じてＤＡ変換器はそれぞれこれ
もおそらく差動形式の一つのアナログ出力を与える。 本発明の目的は、上記のようｆｉＴＶ受信器、そして特
に、専らではないが、扁平スクリーン形ＴＶ受信器のた
めの回路であって、ＴＶ受信器が、例えば、二つの伝送
方式の放送フィールド同期パルスに応じて、それらの方
式が、例えば、５２５本または６２５本の表示フレーム
線伝送方式のいずれに関係しているかを受信して決定で
きる手段を備え、ＴＶ受信器が適当な伝送方式に必要な
ラスタ走査パターンを自動的に与えるように構成されて
いることを特徴とする回路を提供することである。 本発明によれば、少なくとも二つの伝送方式に従って動
作できるＴＶ受信器を一方の方式の信号を受けるのに応
じて適当な方式に従って動作するように変換する回路が
提供され、前６ｅ　ｌ１ＪＪ路は、各々がラスタ走査線
の一端を表わし一定のパルス繰返し速度で与えられる複
数のパルスによって駆動される計数器またはそれの等価
品を有し、前記計数器は、Ｍ（例えば、５１２）構成段
ｋ　；［Ｊすると考えられ、こ＼でＭは、ＴＶ受信器に
よって表示されるもので二つの伝送方式に関連した二つ
の可能な形のフレーム（例えば、５２５または６２５本
の走査線のフレーム）の各々を構成する二つの飛越しラ
スタ・フィールド・パターンの各々にあるラスタ・フィ
ールド走査線の構成数、Ｆ及びＦ′（Ｆ　＜　Ｆ’　）
のいずれよりも大きいが好ましくは２倍より小さく、ま
た、フィールド同期パルスが各伝送された情報フィール
ドの終りに与えられると考えることができ、本質的にこ
の構成は、ＴＶ受信器によって与えられるべき二つの可
能な形のラスタ・フレーム・パターンのいずれかの各ラ
スタ・フィールド・パタ゛−ンの中心ラスタ線が前記計
数器の中央、すなわちＭ／２番目、の段からのディジタ
ル信号に対応し、かつ、前記計数器の最大の可能な動作
サイクル周期内の相対タイミングが個別に、かつ瞬間的
に一つのディジタル信号を与えると考えられる構成計数
器段の各々によって表されると考えるのが便利であると
いうようなものであり、また前記回路は、前記計数器の
各動作サイクルの前に二つの可能な割数Ｒ及びＲ′（例
えば、１２５及び１００）の一つを選択的に前記計数器
にあらかじめロードできる論理回路手段ｋ　（ｉｉｆｉ
え。 Ｒ及びＲ′は（Ｍ−２Ｒ）がＦに等しく、（Ｍ−２Ｒ’
）がＦ′に等しいようなものであり、前記論理回路手段
は、フィールド周期パルスが一つの計数器動作サイクル
周期の第１の時間間隔内で何時生ずるかを検出するよう
に構成された第１の構成部分（広巾窓論扉回路という）
を備え、前記第１の時間間隔が前記計数器の最大の可能
な動作サイクル周期の小部分を構成するとともに（Ｍ−
Ｒ）番目の計数器段に対応する動作サイクル周期１ろの
相対タイミングの前のＧ番目の組数器段（例えば。 ５１５番目の計数器段）に対応する相対タイミングでス
タートして、（Ｍ　−■（′）番目の計数器段に対応す
る相対タイミングの後のＨ番目の計数器段（例えば、４
２０番目の計数器段）に対応する相対タイミングで終シ
、また前記論理回路手段はまた、フィールド同期パルス
かに番目のｔｉ数器段（例えば、１１００番目の計数器
段）に対応する相対タイミングに関して何時生ずるかを
検出するように構成された第２の構成部分（５２５／６
２５決定論理回路という）′ｆｆ：備え、前記に番目の
計数器段に対応する相対タイミングが、Ｋを通常Ｍ−（
Ｒ＋Ｒ’〕／２に等しくして、（Ｍ−Ｒ）番目と（Ｍ−
Ｒ’）番目の計数器段に対応する相対タイミングの間に
あり、動作時には、各計数器動作サイクルはＨ番の計数
器段で終り、そのときには前記論理手段の第１の構成部
分が一つの計数器動作サイクル周期の第１の時間間隔内
に一つのフィールド同期パルスを検出し、それに応じて
、Ｒという計数を前記計数器にそれの次の動作サイクル
の前にあらかじめロードし、前記論理回路手段の第１の
構成部分はまた。後続の（例えば、次の）フィールド同
期パルスを前記論理回路手段の第１の構成部分によって
関連の計数器動作サイクル周期の第１の肪間間隔内にあ
ると検出されるとき、及び前記論理回路手段の第２の構
成部分が、次のフィールド同期パルスかに番目の計数器
段に対応する相対タイミングのあとであると決定すると
き、前記論理回路手段の第２の構成部分を使用可能にし
、前記論理回路手段は、前記計数器の後続の動作サイク
ルの前及び前記論理回路手段の第２の構成部分が次のフ
ィールド同期パルスかに番目の計数器段に対応する相対
タイミングの前であると決定するときＲ′という計数を
前記劇数器の各後続動作サイクルの前に前記計数器にあ
らかじめロードし続けるように構成され、前記論理回路
手段は、前記計数器の各後続動作サイクルの１１１１に
Ｒという計数を前記計数器にあらかじめロードするよう
に構成され、それによってＴＶ受信器の必要な変換を完
了し５各計数器動作サイクルが（Ｍ−Ｒ）番目または（
Ｍ−Ｒ’）番目の段、すなわち適当なところで終ること
を特命とする。 本発明は、ＴＶ受信器、本明細書では便宜上ブラウン管
（ＣＲＴ）表示装置と称する、に関するものであり、表
示は通常のラスク走査パターンでスクリーンの上を走査
する電子ビームによって矩形ＣＲＴスクリーン上に与え
られる。例えば、与えられたＣＲＴは扁平スクリーン形
の構成のものであってもよく、その場合に与えられたラ
スク走査パターンが少なくとも事実上ひずみがなく矩形
ＣＲＴスクリーンと同じ寸法と形をもって、矩形ＣＲＴ
スクリーンのものと一致することが必要である。通常は
、ＣＲＴは静電偏向板を備えている。 このよう［ＣＲＴは、英国特許明細書第１５９２５７湯
に記載されている。 矩形ＣＲＴスクリーンを平面図で見るとき、スクリーン
のＸ軸がスクリーンの縦の対称軸と一致して伸び、Ｙ軸
がスクリーンの短い方の対称軸に沿って伸びていると考
えるのが便利である。従って、偏向信号の形で適当な電
位差が扁平スクリーン形ＣＲＴの２枚のＸ偏向板の間に
加えられると、電子ビームは、スクリーンのＸ軸に平行
なうスタ線に沿って走査させられ、また適当な電位差、
すなわち偏向信号、が２枚のＹ偏向板の間に加えられる
と、ラスク走査フレームに連続するラスク走査線を生じ
、このラスク走査線はスクリーンのＹ軸に沿ってそれに
直角に周知の方法で互いに間隔をとっている。 扁平スクリーン形ＣＲＴの側面図が第１図に示され、Ｃ
ＲＴ容器の側面は、本発明が関係する扁平スクリーン形
ＣＲＴ表示装置のＣＲＴスクリーン１０．総括的に１２
で示された関連の電子銃アセンブリ及び偏向板１１１と
１６金示すために除かれている０これらの構成要素は、
容器１Ｂの中に示されている。また第１図には代表的な
電子ビーム経路が示されており、電子銃アセンブリ１２
から出て、２枚のＸ偏向板の間を通ってラスク走査線に
沿った均一に間隔をとった点でスクリーン１０に突当る
ようになっている。２枚のＸ偏向板１４の間の電位差は
、スクリーンのｘ　ｎｉｌに平行な電子ビームの変位を
制御する。電子銃アセンブリ１２は、スクリーン平面か
ら少しの距離だけずれているにすぎない平面内にスクリ
ーン平面に平行に伸びている。Ｙ偏向板は、１６に示さ
れており、それらの偏向板の間の電位差は、スクリーン
のＹ軸に平行な電子ビームの変位全制御する。 第２図は第１図に対応するが、ＣＲＴの平面図であり、
ＣＲ’ｒ容器１ｇの前面は、ＣＲＴスクリーン１０を平
面図で示すために除かれている。第２図で見ることがで
きるように、電子銃アセンブリ１２は、そのように見る
とき、ＣＲＴスクリーン１０のＸ軸（図の左手に示され
ている）または縦（長手方向をいう）対称軸の延長と一
致して伸び、電子銃アセンブリは、スクリーンから横方
向に変位している。 例えば、第１図及び第２図に示すような扁平スクリーン
構造をもたないＣＲＴ表示装置の場合には、直線部分の
こぎり波形から成る偏向信号を偏向板に加えることによ
って必要なラスク走査パターンを与えるのが普通であり
、所望ののこぎり波形は、おそらく、単にアナログ手段
によって達成される。第１図及び第２図に示した扁平ス
クリーン形ＣＲＴ表示装置の構成に関しては、必ずある
ことだが、このような直線部分のこぎり波形が偏向板１
ヰ及び１６に加えられる場合、ＣＲＴスクリーンに関し
て截頭フルート形をしているひずんだラスク走査パター
ンができ、フルート形うスクパターンの縦の対称軸は、
所望のようにスフＩＪ　＋ンのＸ軸または縦の対称軸と
一致する。そのような截頭フルート形うスク走査パター
ンが第２図に図示の扁平スクリーン形ＣＲ’Ｌ”のスク
リーン１０に重ねて示されている。 扁平スクリーン形ＣＲＴ表示装置については、少なくと
も事実上ひずみがなく、矩形ＣＩＩＴスクリーンと同じ
寸法と形をもっていて矩形ＣＲ’Ｉ’スクリーンと一致
する必要なラスク走査パターンで電子ビームに走査させ
るために偏向板１４及び１６に加えるべき必要な偏向信
号は、本発明によれば計数器を含み、かつＤＡ変換器を
駆動するように構成されたディジタル手段によって発生
されるＯ特に、以下に説明するように前記ディジタル手
段及び偏向板１１１と１６に加えるべき必要な偏向信号
を発生するＤＡ変換器がディジタル差動信号を処理する
ように構成されているのが便利である。 そのような各ディジタル差動信号は、２本のＩＪ　＋ド
に二つの構成部分をもち、各構成部分は個別に電圧信号
からなっている。従って、二つの可能な論理レベルの一
方にある一つの向きの前記一方の電圧信号と二つの可能
な論理レベルの他方にある前記他方の電圧信号とが二つ
の論理レベル間の中間の関連の論理しきい値であると考
えられるものに対して存在する。前記他方の電圧信号は
、前記一方の電圧信号に相補的であると考えられるが、
関連の１対の信号は、同じ電位になく、反対の向きのも
のであってもよい。前記他方の電圧信号は、ゼロ電位に
対して前記一方の電圧信号と同じ向きのものであるが、
それより低い電位のものであってもよく、またこの逆で
もよい。対応する差動信号は、関連の１対の電圧信号の
電位間の差から成っている。ディジタル差動信号と関連
する論理しきい値がゼロ電位でなければ、差動信号と関
連するコモンモード電圧であると考えられる。各ディジ
タル差動信号については、論理「０］は、差動信号が一
つの構成電圧信号が負であり、他方の構成電圧信号が正
であるか、または前記一つの電圧信号が前記他方の構成
屯■・信号よりより負であることによって与えられ、そ
して論理「１」は、前記一つの電圧信号が正であるかま
たけ前記他方の電圧信号より大きな正であるかによって
与えられ、またはその逆でもよい。 便宜上、本明細書の以下においては、本発明が関係する
ＣＲＴ表示装置の構成部分のディジタル差動入力及び出
力は、そのような各ディジタル差動入力または出力が表
示装置内で必要な方法で処理されるべき一連の離散差動
信号を与えるものと考えられているとして説明される。 このにうな各差動入力に対して、論理レベルにおける

【
１」能な変化と関連したパルス繰返し速度が存在し、一
連の差動入力信号から成る構成差動入力信号は、クロッ
クパルス発生器、すなわち発振器、からそれと関連した
パルス繰返し速度で生ずる各連続したパルスに対応して
与えられるものと考えられ、この発振器は、装置の関連
の部分の動作を制御するために表示装置に含まれている
。表示装置の一つの構成部分からの各差動出力に対して
、一連の差動出力信号が与えられると考えられ、そのよ
うな各差動出力信号がその部分への同時差動入力信号に
応じて与えられ、そこで処理される。ディジタル差動出
力と関連した論理レベルがあって、その差動出力論理レ
ベルは、差動入力論理レベルと同じでなくてもよい。 同様に、ＤＡ変換器を駆動するために差動ディジタル信
号を与えることが公知でおり１例えば、前述のディジタ
ル手段によって駆動されるＤＡ変換器からの階段形アナ
ログ出力が、それと関連の論理レベル先例ももたないが
、上記のような差動形のものであることが公知である。 そのような階段形差動アナログ出力内にあり関連のＤＡ
変換器への同時離散差動ディジタル人力信号に対応する
各構成アナログ信号または離散的と考えられるステップ
の中心電位は、差動アナログ出力信号のコモンモード電
位であると考えられる。一つの差動アナログ信号と関連
する大きさは、差動アナログ出力信号の構成部分間の電
位差によって表わされる０ 本発明に従って必要なラスタ走査パターンを発生させる
ようにＤＡ変換器を駆動するこのようなディジタル手段
の一般的構成が第５図に示されている。 周知の構成の発振器５０が一定のパルス繰返し速度Ｏで
パルスｉｌ／Ｎ計数器５１に与え、計数器う１は速度０
７　Ｎでパルス’ｉｊ／Ｎ計数器３２へ与える。各計数
器５１または５２は、発振器５０から加えられる差動パ
ルスまたは信号を処理するように構成されたりグルスル
ー・シフトレジスタから成っている。都合のよいことに
、必要なラスタ走査パターンにおいて、各ラスタ走査線
がＮ画素点をもち、そのパターン内にＭラスタ走査線が
あると考えることができる。従って、所望の表示リフレ
ッシュ速度が毎秒１回であれば、必要な発振器パルス繰
返し速度０はＮ−Ｎヘルツである。 所望の表示リフレッシュ速度が毎秒り倍であれば、発振
器のパルス繰返し速度ＯはＤ−Ｍ−Ｎヘルツであり、計
数器５２はＤ−Ｎヘルツの速度のパルスを受ける。 各計数器５１及び５２について、その動作のスタートか
ら考えるとき、そして各発振器パルスの受信に応じて、
対応する多ビット・ディジタル信号がその計数器から並
列の形で与えられ、異なるディジタル信号が計数器によ
って異なるパルスを受取るのに応じて与えられる。計数
器３１が発振器う０からＮパルスを受取ったとき、また
は計数器３２が計数器５１からＭパルスを受取ったとき
、計数器は、リセットして、計数器５１の場合に計数器
５２へパルスを与える。従って、各計数器３１または５
２に関連した動作ザイクルが存在し、計数器う１に対す
る各繰返し動作サイクルの周期は、少なくとも必要なラ
スタ・ライン走査周期（１）に等しく、計数器う２に対
する各繰返し動作サイクルの周期は、少なくとも必要な
ラスタフレーム走査周期（Ｔ）に等しい。さらに、計数
器う１によって受取られる相次ぐ発振器パルスは、ラス
タ走査線の中の相次ぐ画素に対応するので、計数器の各
繰返し動作サイクルの中で計数器からの相次ぐＮ個のデ
ィジタル信号は、Ｎ個の発振器パルスが相次いで計数器
に加えられるので、ラスタ走査線上の相次ぐ画素を表し
、特に、ラスタ走査線の中の相次ぐ画素位置を表すこと
ができる。同様にして、ひずみのないラスタ走査パター
ンについては、計数器５２によって受取られる相次ぐパ
ルスがラスタフレームの中の相次ぐラスタ線に対応する
ので、計数器の各繰返し動作サイクルにおいて、それか
らの相次ぐＭ個の差動ディジタル信号は、Ｍ個のパルス
が計数器に相次いで加えられるので、一つのラスタ・フ
レームの中の相次ぐラスタ走査線を表し、特に、そのラ
スタ・フレームの中の相次ぐラスタ線位置を表すことが
できる。 計数器５１からの各一連の差動ディジタル信号は、その
計数器の動作サイクルにおいて、適当に階段状になった
差動アナログ電流出力をディジタル信号に応じて与える
ように構成されたＤＡ変換器う４に加えられ、ラスタ・
ライン走査周期（ｔ）内にＸ偏向板１１１に加えられる
対応する偏向信号を生じさせ、ひずみのないラスタ走査
パターンのまっすぐなラスタ・ライン走査を生じさせる
。上述のように、相次ぐ差動ディジタルＤＡｉ換器入力
信号は、ラスタ走査線に沿った相次ぐ画素位置を表し、
その画素位置は、ラスタ線に沿って、従ってＣＲＴスク
リーンのＸ軸または縦の対称軸に平行に均一に間隔をあ
けている必要がある。同様に、計数器３２からの各一連
の差動ディジタル信号は、その計数器の動作サイクルに
おいて、適当に階段状になった差動アナログ電流出力を
ディジタル信号に応じて与えるように構成されたＤＡ変
換器う６に加えられ、ひずみのないラスタ走査パターン
に対して、ラスタ・フレーム走査周期（Ｔ）内にＹ偏向
板１６に加えられるべき対応する偏向信号を生じさせる
。上述のように、次々の差動ディジタルＤへ変換器入力
信号は、ラスタ・フレーム内の次々のまっすぐなラスタ
走査線位置を表し、そのラスタ線位置は、ＣＲＴスクリ
ーン１０のＹ軸または短い方の対称軸に沿って均一に間
隔をとっている必要がある。 計数器う１を必要なラスク走査パターンのＹ軸に関連す
るライン計数器と呼び、組数器５２を必要なラスク走査
パターンのＹ軸に関連したフィールド計数器と呼ぶのが
便利である。 各ラスク走査線における画素位置が６１１と１２８の間
にあるべきならば、ライン計数器う１に関連する２進数
Ｎは１２８である必要があり、設けられるライン計数器
う１は、７ビツト計数器である。 同様にして、各ラスク走査フレームにおけるラスク走査
線が２５６と５１２の間ＶＣあるべきならば、フィール
ド計数器う２に関連する２准数Ｍは、５１２である必要
があり、設けられるフィールド計数器５２は、９ビツト
計数器である。 発振器３０からの各パルスに応じて差動形式の対応する
並列７ビツト・ディジタル信号がライン計数器５１から
ラインＤＡ変換器と呼ぶＤＡ変換器５４及びフィールド
補正ＤＡ変換器と呼ぶＤＡ変換器５５へ与えられる。ラ
イン計数器５１からの各差動ディジタル信号は、ライン
計数器に瞬間的に記憶されたパルスの数を表している。 同様にして、フィールド計数器５２によって受けられた
各パルスに応じて差動形式の対応する並列９ビツト・デ
ィジタル信号がフィールドＤＡ変換器と呼ぶＤＡ変換器
３６へ送られ、そのような差動ディジタル信号は、それ
ぞれフィールド計数器う２の中に瞬間的に記憶されたパ
ルスの数を表している。 ラインＤＡ変換器３４からの対応する差動形式の適当な
階段状アナログ電流出力は、２本のり−ド５了に送られ
るものとして示され、対応する適当な電圧偏向信号をｘ
偏向板１１Ｉに加えさせるためのものであり、２本のり
−ドう７は、２枚のＸ偏向板１１ＩＫ個別に接続される
。同様に、フィールドＤＡ変換器５Ｇからの対応する差
動形式の適当な階段状アナログ電流出力は、２本のり一
ドう８に与えられるものとして示され、対応する適当な
電圧偏向信号′ｔ−Ｙ偏向板１Ｇに加えさせるためのも
のであり、２本のリード５８は、個々に２枚のＹ偏向板
１６に接続される。 便宜上、そして第２図の左側に示しであるように、ＣＲ
Ｔスクリーン１０の左側の中心をこのスクリーンに関連
するＹ軸及びＹ軸両方の原点であると考え、２本の軸の
正及び負の部分は、通常の方向に伸びているとする。 電子ビームがＹ軸と一致し、関連のＹ軸の値がゼロにな
っているラスク走査パターンの中央ラスク線に衝突する
必要があるとき、Ｙ偏向板１６に加わる差動アナログ信
号のコモンモード電圧は、適当に高い正の値をもってい
る必要がある。２枚のＹ偏向板１６の電位間の差はゼロ
である。２枚のＹ偏向板１６の電位間の差は、ｙ　１１
！ｌｌ＋に平行なＣＲ’ｌ’スクリーン上に電子ビーム
の衝突する点を対応して偏向させる。負に荷電されてい
る電子ビームは、差動アナログ信号に関連した電位差を
２枚のＹ偏向板１６に加える必要があり、第２図に示し
たような上側のＹ偏向板は、下側のＹ偏向板の正の電位
より大きい正の電位にあって、電子ビームが関連のＹ軸
の値が正になっているＣＲ’ｆ’スクリーンｌＯの上側
部分においてラスク線に衝突するような構成になってい
る。従って、ＣＲ’Ｌ’スクリーンの上側部分は、Ｙ軸
の正方向に増加する部分に対応するので、そのよう外電
位差を正であるといい、Ｙ偏向板に加えられる対応する
差動アナログ信号を正であるという。巨１様にして、電
子ビームを関連のＹ軸の値が負になっているＣＲＴスク
リーン１０の下側部分においてラスク線に衝突させる必
要があるとき、上側偏向板は下側Ｙ偏向板の正の電位よ
り小さい正の電位にあることが必要である。対応する電
位差を負であるといい、Ｙ偏向板に加わる対応する差動
アナログ信号を負であるという。 しかし、電子ビームを関連のＹ軸の値をゼロにしたＣＲ
ＴスクリーンのＹ軸に衝突させる必要があるとき、第１
図かられかるように、Ｘ偏向板ｉｌｌに加わる差動アナ
ログ信号の対応するコモンモード電圧は、適当な高い正
の値をもつ必要があるが、第１図に示したような下側の
Ｘ偏向板の電位は、上側Ｘ偏向板の電位より大きな正の
値である。便宜上、この電位差ｌｘ軸の値がゼロである
ことに対応してゼロであると考える。さらに、電子ビー
ムが関連のＸ軸の値が正である状態でＣＲＴスクリーン
ｌＯに衝突するためには、下側偏向板の電位が上側Ｘ偏
向板の電位に対して電子ビームがＹ軸に衝突するときよ
りさらに大きな正の値であることが必要であり、この場
合にその電位差を正であるといい、Ｘ偏向板に加わる対
応する差動アナログ信号を正であるという。同様にして
、下側Ｘ偏向板の電位が上側偏向板の電位Ｖこ対して電
子ビームがＹ軸に衝突するときより小さな正の値である
ことが必要ならば、この場合には、その電位差を負であ
るといい、Ｘ偏向板に加わる対応する差動アナログ信号
を負であるという。 最初にフィールド補正ＤＡ変換器５５を無視し、最初に
ラインＤＡ変換器５１４とフィールドＤＡ変換器３６の
両方が適当な線形関数に従って動作すると仮定すると、
ラインＤＡ変換器からの差動形式の直線的に変化するア
ナログ出力が対応する偏向信号を扁平スクリーン形の構
成をもっていない普通のＣＲＴ表宗表置装置偏向板に加
えさせ、そしてフィールドＤＡ変換器からの差動形式の
直線的に変化するアナログ出力を上記のような普通のＣ
ＲＴ表示装置のＸ偏向板にそれに関連したラスクパター
ンのひずみなしに加えさせる場合、それによって必要な
矩形ラスク走査パターン与えられるように構成すること
ができる。しかし、ラインＤＡ変換器う４及びフィール
ドＤＡ変換器う６からのそのような差動形式の直線的に
変化するアナログ出力が対応する偏向信号全上述の扁平
スクリーン形ＣＲＴ表示装置のＸ偏向板ｉｌｌ及びＸ偏
向板１６にそれぞれ加えさせるならば、第２図に示した
截頭フルート形うスク走査パターンがそれによって作ら
れる。 上述のようにして第５図の構成によって作られる截頭フ
ルート形うスク走査パターンを修正するためには、この
構成内にフィールド補正ＤＡ変換器３５を設けて、その
フィールド補正ＤＡ変換器がライン計数器う１からの一
連の差動デジタル信号に応じて各ラスク走査線に対して
一様に、所望の非線形関数に従って動作するようにする
ことである。以下に非常に詳細に説明するように、ライ
ンＤＡ変換器５１４もまた非線形関数に従って動作する
必要があるが、最初は、それを線形関数に従って動作す
るＤＡ変換器であると考えることができる。フィールド
ＤＡ変換器う６はやはり以下に非常に詳しく説明するよ
うに適当な線形関数に従うとともにフィールド計数器５
２からの一連の差動デジタル信号に応じて動作すること
が必要である。フィールド補正ＤＡ変換器う５の非線形
出力とフィールドＤＡ変換器５６の動作の仕方との間の
必要な相互作用を第う図に示したそれらの間のリード′
５つによって一般的に示している。相互作用するフィー
ルド補正ＤＡ変換器う５とフィールドＤＡ変換器５６の
動作の組合わさり方は、ＣＲＴスクリーン１０のＸ軸に
対して補正をしなければ生ずるひずんだフルート形うス
ク走査パターンを補正するのに適当な差動偏向信号をＹ
偏向板１６に加えさせるに必要な非線形差動アナログ・
フィールドＤＡ変換器出力の対応する変動を表す関数を
表している。 上述のように、ラインＤＡ変換器う４及びフィールドＤ
Ａ変換器う６からの差動形式の適当に階段状になったア
ナログ電流出力は、対応する適当な電圧偏向信号ｌｘＸ
偏向板ｉｔ及びＸ偏向板１６にそれぞれ加えさせるよう
になっているので、本明細書においては引続き、ライン
ＤＡ変換器及びフィールドＤＡ変換器が必要な電圧偏向
信号をそれぞれＸ偏向板及びＸ偏向板に直接供給すると
考えるのが便利である。必要な差動電圧偏向信号■工は
ラインＤＡ変換器う４からの２本のり一ドラ７に加えら
れるものとして示されており、一方必要な差動電圧偏向
信号Ｖ　はフィールドＤＡ変換器う６からの２本のリー
ド５ｇに加えられるものとして示されている。 都合のよいことには、ＤＡ変換器う４．５５及びう６の
各々は、いわゆるセグメント分割形ＤＡ変換器型の構成
をもっている。この型の構成は、フィールドＤＡ変換器
５６のような線形関数に従って動作するＤＡ変換器の場
合に選択自由であるが、フィールド補正ＤＡ変換器３５
などのように所望の非線形関数に従って動作する各ＤＡ
変換器は、セグメント分割形ＤＡ変換器型の構成をもっ
ておシ、それは以下に詳細に説明するこの型の構成が所
望の非線形関数に従って容易に動作するように適応させ
るのに適しているからである。 添付図面の第４図には、公知の形の７ビツト・セグメン
ト分割形ＤＡ変換器が示されており、それを最初は動作
が線形的であると考え、かつ最初は差動形式でない入力
信号を処理し、かつその処理に応じて差動形式でない対
応する階段状アナログ出力を発生するように構成されて
いると考える。 例えば、ライン計数器３１からの変換器への各ディジタ
ル入力信号の四つの最上位ピッＩ−（ＭｓＢ）の組が破
線ｌｌＯの中に総括的に示されているスイッチング二マ
トリックスに与えられる。Ｉｌ　Ｍ　Ｓ　Ｂの各組は、
所定の２進数（ψの倍数（ｐ）（ｉｌ−含むディジタル
値を表し、（ｐ）はゼロ及び（Ｎ’−１）の最大の可能
な値までを含む任意の整数飴をもっており、Ｎ′は１６
に等しく、（ｑ）は８である。それぞれが総括的に４２
に示され、かつＮＰＮトランジスタＴ１及び抵抗Ｒ１１
備えたＮ′個のほぼ同一な電流源がスイッチング・マト
リックス１１０に接続されている。電流源Ｌ１２は、そ
れぞれ各電流源に入るものとして示され、かつ所定の２
進数（ｑ）　ｋ表すと考えられる出力（１）ヲもってい
る。 （Ｎ′）個の電流源ｌ１２は、スイッチング・−トリッ
クスｌｌＯに並列に接続されている。トランジスタＴ１
のベースは、共通レール４５に接続され、コレクタは、
スイッチング・マトリックス４０に接続され、そして各
エミッタは、個別に関連の抵抗Ｒ１の一端に接続されて
いる。各抵抗Ｒ１の他端は、共通レール１ＩＬｌに接続
されている。電流（１）は各トランジスタＴ１のコレク
タ回路に流入する。 １組のＭＳＢがスイッチング・マトリックス１１０によ
って受けられると、対応する数（ｐ）の電流源４２は、
単にスイッチング・マトリックスを介して変換器出力に
接続され、変換器出力において（ｐ）がゼロのとき、ゼ
ロで、変換器からの対応するアナログ出力信号の少なく
とも一部分を含む合計電流工′。 を出す。第１の、またはそのほかの、電流象ｌ１２がス
イッチング・マトリックス及び１１５に総括的に示され
た減衰器との両方を経て変換器出力に接続されている。 この減衰器１１５は公知の非セグメント分割形式のＤＡ
変換器から成り、通常抵抗器から成るＲ−２Ｒ回路網を
備えている。ライン計数器３１から変換器へのディジタ
ル入力信号の三つの最下位ピッ）（ＬＳＢ）の組は、減
衰器１１５に与えられる。各組のＬ　Ｓ　Ｂに応じて、
それに接続された前記の電流源によって供給される電流
（１）の大きさは、減衰器の出力において減らされて。 １組のＬＳＢによって表わされたディジタル値を表すア
ナログ信号を与える。減衰器１↓５の出力において与え
られるアナログ信号によって表わされた大きさは、ゼロ
及び所定の２１（ψ未満ヲ含む任意の整数をもっことが
できる。変換器の出力において、減衰器４５の出力は、
単にスイッチング・マトリックス１１ｏ’ｌ介してそれ
に送られる任意の電流源出力の合計Ｉ′。と結合される
ので、変換器からのアナログ出力信号１゜は、変換８υ
への瞬＋＋４ｊディジタル入力信号の全体によって表わ
される値を示す。 第４図に示したようにＤＡ変換器が差動信号を処理する
ように構成されていない場合には、電流源１１２が変換
器出力または減衰器のいずれかに接続されないときに、
それからの電流が低インピーダンス負荷を含むサンプ（
図示なし）に供給される。 セグメント分割形変換器の動作及び特に減衰器ｌ１５へ
の各電流源の接続を考えるならば、スイッチング・マト
リックスｌｌＯへ与えられる各組のＭＳＢｉ受取ること
に応じて、変換器へのディジタル入力信号によって表わ
される値が連続的にゼロから大きくなるにつれて、各電
流源が減衰器に接続される順序内に各電流源４２に対す
る順位が存在する。減衰器４５へ瞬間的に接続された電
流源の位置に対して順序内においてより低い順位にある
電流源は、同時に単にスイッチング・マトリックスを介
して変換器出力に接続される。各電流源が個々それぞれ
に順序内でゼロ及び増分的に１から（Ｎ’−１）までの
各整数である（ｐ）Ｉｔ表わし、各電流源を変換器の出
力だけに接続することに対応すると考えるのが便利であ
る。 また便宜上、スイッチング・マトリックス４０は、任意
の便利な形のＮ個のバイポーラまたは三方スイッチＩＩ
７を含むものとして老えられる。差動信号を処理するよ
うに構成さ才したＤＡ変換器については、バイポーラ・
スイッチ１１７が必要である。電流源ＩＩ２のトランジ
スタ゛１°１のコレクタは、個々にバイポーラ・スイッ
チ１１７の関連の所定のものに個別に接続されている。 前節で述べた順序内で、バイポーラ・スイッチは、それ
に接続された電流源１１２の順位に個々に対応する順位
をもっている。 バイポーラ・スイッチｌＩ７は、ｒｃｘＪＰ的に４８で
表わされたスイッチング・マトリックス４０の復号手段
からの信号によって作動されるものとして示されており
、前記復号手段ｌＩ８は、それぞれが個別に一つのバイ
ポーラ・スイッチに接続されているＮ′個の出力をもっ
ている。この復号手段の各出力を二つの可能な形の第１
のものの信号をその出力に生じさせて、関連の電流源を
減衰器に接続させるように関連のバイポーラ・スイッチ
を個別に二つの可能な方法のうちの最初のもので閉じる
ようにする１組のＭＳＢに対応すると考えることができ
る。従って、前記一連の電流源及び前記一連のバイポー
ラ・スイッチに対応する一連のＭＳＨの組が存在する。 この順序内のＭＳＢの組の順位は、個々それぞれに対応
する順序内の電流源の順位に対応する。この順序内のＭ
　Ｓ　Ｂのこれらの組は、それぞれゼロ及び増分的に１
から（Ｎ’−１）までの各整数値である（ｐ）’を表す
。しかし、前述のように（ｐ）がゼロ及び増分的に１か
ら（Ｎ−１）までの各整数の値であるとして、順序内で
各電流源を個々それぞれに考えると、減襞器に瞬間的に
接続された電流源より低い順位の電流源の各々は、単に
スイッチング・マトリックスを介して変換器出力に接続
される。これは二つの可能な形の第２のものの信号を復
号手段の対応する出力から受けるのに応じてなされて、
二つの可能な方法のうちの第２のもので対応するバイポ
ーラ・スイッチを閉じる。 バイポーラ・スイッチが開いていると、関連の電流源の
電流出力はサンプに送られる。 復号手段が適当な組のＭＳＢｆ：受取ったことに応じて
、関連の電流源を減衰器１■５に接続するために第１の
方法で閉じられた９番目のバイポーラスイッチ１１７が
示されている。前述の順序内の低い方の順位をもつ各電
流源は、単にスイッチングマトリックスを介して変換器
出力に接続される。 特に、それらの電流源は、復号手段の関連の出力にある
それぞれの二つの可能な形のうちの第２の形の信号に応
じて二つの可能な方法のうちの第２の方法で関連のバイ
ポーラ・スイッチを閉じることによって変換器出力に接
続され、１）」能な二つの方法のうちの第１の方法で閉
じられたバイポーラスイッチ４７に接続された出力より
所定の順序の出力の中で上位にある。第２の形のこのよ
うな出力信号は、二つの可能な方法のうちの第１の方法
で閉じられたバイポーラ・スイッチに接続される出力を
生じさせる瞬間的なＭＯＢの組を復号手段が受取ったの
に自動的に応じて、復号手段内の論理手段によって与え
られる。 従って、各電流源ｌ１２の出力電流（１）の異なる倍数
ら）によって表わされる複数の異なる可能なアナログ出
力信号値をもつ対応するアナログ出力信号値工。が各組
のＭＳＢと個別に関連している。さらに、全体として考
えられ、かつ計数器５１からくる各ディジタル信号には
、各電流源ヰ２の出力電流（１）の適当な倍数（ｐ）の
合計及び減衰器４５に瞬間的に力えられるＬＳＢの組に
よって表わされる２進数（ｑ）を表す電流とによって表
わされる対応するアナログ出力信号値■。が関連する。 上述のもののようなセグメント分割形ＤＡ変換器が所定
の非線形関数に従って動作するためには、電流源１１２
にある抵抗Ｒ１が同一でなく、異なる所定の大きさをも
っており、ひと続きの中の相次ぐ抵抗Ｒ１の間の関係が
所定の非線形関数に従っているのが便利である。 前述のひずんだフルート形うスク走査パターンの第１の
構成ラスタ・ライン走査金うスク線のスタートがＣＲＴ
スクリーン１０の上左手隅と一致していると考えるなら
ば、Ｙ偏向板１６に加えられる差動アナログ信号■　の
電位差は、セグメント分割形フィールド補正ＤＡ変換器
５５に関連した所望の非線形関数によって表わされるよ
うに第１のラスタ・ライン走査周期Ｋ）　ｋ通じて所定
の非線形手段で大きくすることが必要である。Ｙ偏向板
に加わる電位差■、が変わる所定の非線形手段は、第１
ラスク・ライン走査を曲がったものにする代りに、ＣＲ
Ｔスクリーン１０のＸ軸に平行なものにさせるものであ
る。従って、フィールド補正ＤＡ変換器３５が第１のラ
スタ・ライン走査周期（１）にわたって動作するのに従
うべき所望の非線形関数は、ＣＲＴスクリーン１０のＸ
軸に対して曲がった未補正の第１のラスタ・ライン走査
を表す非線形関数の逆関数である。次に、Ｙ偏向板に加
わる電位差■、が補正された１つすぐな第１のラスタ・
ラインにＣＲＴスクリーン１０の最上部に必要な場所を
とらせると仮定する。そのとき、第１のラスタ・ライン
の場合と同じ方法で、ラスタ・ライン走査周期（１）に
わたって非線形的に変化する電位差■７は、全体として
考えた各ラスタ・ラインに関して、かつ他のラスタ・ラ
インの各々にＣＲＴスクリーンのＹ軸に沿った必要な場
所をもたせるためには、ラスタ・フレーム走査周期（ｒ
）にわたって可変の階段状の倍率だけ互いに異なってい
る必要がある。従って、この可変倍率は、前に述べた適
当な線形関数によって表わされ、それに従ってフィール
ドＤＡ変換器う６がラスタ・フレーム走査周期（Ｔ）に
わたって動作する必要があり、フィールドＤＡ変換器を
駆動するフィールド計数器３２が、こんどは、ライン計
数器５１からのパルスによって駆動され、そのようなパ
ルスの一つが各ラスタ・ライン走査周期（ｔ）に与えら
れる。 Ｙ偏向板１６に加わる差動アナログ信号Ｖ、の電位差の
必要な補償用増加は、電子ビームをＹ軸に平行に正の向
きに変位させるとき、スクリーンのＹ軸に平行に正の向
きに電子ビームの偏向を太きくし、電子ビームをＹ軸に
平行に負の向きに変位させるときスクリーンのＹ軸に平
行な電子ビームの負の向きにおける変位を大きくするこ
とになる。ラスタ・フレーム走査周期（’Ｉ’）の丁度
半分のところにおけるラスタ・ライン走査周期（シ）に
ついては、対応するラスタ走査線が所望の矩形ラスタ走
査パターン及びひずんだフルー１・形ラスタ走査パター
ンの両方においてスクリーンのＸ軸と一致するとき、Ｙ
軸に平行な電子ビームのどちらの向きへの偏向も補正の
ために大きくする必要がない。 Ｙ偏向板１６に加える必要のある差動アナログ信号の電
位差■、に関して、各ラスタ・ライン走査周期（１）に
対して一様な所定の非線形関数とラスタ・フレーム走査
周期りｒ）にわたってＹ偏向板１６に加える必要のある
差動アナログ個分の電位差■。 の変動を表す適当な線形関数との適当な組合せは、スク
リーンのＸ軸に関してひずんだフルート形ラスタ走査パ
ターンを表すことのできる関数の逆関数であシ、フルー
ト形ひずみを補正し、所望の矩形ラスタ走査パターンを
得るためにＹ偏向板に加える必要のある差動アナログ信
号の補正用電位差ｖｙを゛表す関数を構成する。 最初に可変倍率を無視すると、Ｙ偏向板１６に加わる差
動信号の電位差■　は、フィールド補正ＤＡ変換器３５
の動作の仕方と関連した所望の非線形関数によって表わ
される所定の非線形手段でラスタ・パターンの各構成ラ
スタ・ライン走査周期（１）の間一様に増加するもので
あって、フィールド補正ＤＡ変換器は、ライン計数器５
１からの差動ディジタル信号によって駆動される必要が
ある〇第５図に指摘したように、各ラスタ・ライン走査
周期（１）にわたってフィールド補正ＤＡ変換器から出
てＹ偏向板１６に加えるべき差動アナログ信号の電位差
■、における対応する非線形変動を表す差動アナログ信
号■、１の非線形変化量は、グラフによって表すことが
でき、そのグラフの形はＣＲＴスクリーン１０のＸ軸に
関して、そうでない場合に得られる第１のラスク線の形
の逆であろう従って、差動信号Ｖ、１は、所定の非線形
手段でラスタ・ライン走査周期（１，）にわたってゼロ
を表す値から最大の正の値に変る。 フィールド補正ＤＡ変換器う５は異なる所定の大きさを
もつ電流源ｌ１２の中の相次ぐ抵抗Ｒ１による所定の非
線形関数に従って動作し、一連の相次ぐ抵抗間の関係が
所定の非線形関数に従っておシ、所望の抵抗を経験的方
法で決めることができる。フィールド補正ＤＡ変換器３
５は、７ビツトライン計数器５１からのディジタル信号
によって駆動される７ビツトＤＡ変換器であり、各ラス
タ走査線には６１１と１２８の間の構成画素がある。 都合のよいやり方は、セグメント分割形フィールド補正
ＤＡ変換器５５が１６の構成セグメント、すなわち電流
源１１２’ｉもっているので、各ステップのグループ内
のフィールド補正ＤＡ変換器からの階段状アナログ出力
に１６グループの構成ステップがあり、各ステップのグ
ループ間にだけ一様でない変イヒ量があり、各グループ
は全体とじて考えられている。この配置構成は必要な非
線形関数全適当に表している。 ラスタ・フレーム走査周期（’ｌ’）にわたってＹ偏向
板１６に加える必要のある電位差Ｖ　の変化量を表し、
かつフィールドＤＡ変換器５６の必要な動作様式によっ
て表すのが都合のよい適当な階段状線形関数から成る上
述の組合せ関数の中の構成関数は、フィールド計数器う
２からの差動ディジタル信号によって駆動されるフィー
ルドＤＡ変換器を特徴とする 特に第５図に示したように、フィールドＤＡ変換器５６
が動作するのに従う必要のある適当な線形関数は、すべ
てのラスタフレーム走査周期（Ｔ）にわたるフィールド
ＤＡ変換器からの差動アナログ信号の補償電位差■　が
、Ｙ偏向板１６に与え２ られるとき、ラスタ・フレーム走査周期（Ｔ）の半分を
通じてゼロである電子ビームの偏向を生ずる。 その電子ビームの偏向は、第１のラスタ・ライン走査に
対する最大の正の値からラスタ・フレーム走査周期の第
１の半分において直線的に減少し５ラスク・フレーム走
査周期の第２の半分において負の向きに直線的に増加し
、第１のラスタ・ライン走査の最大の正の値に大きさの
等しい最大の負の値を最後のラスタ・ライン走査に対し
てもつ。 従って、ラスタ・フレーム走査周期（Ｔ）にわたる電位
差Ｖ　のグラフの形は、所定の負の傾斜をも２ つ直線であり、フィールドＤＡ変換器５６が動作するの
に従う必要のある適当な線形関数及び上述の可変倍率の
表現を含む。 フィールドＤＡ変換器５６によって導入されるべき可変
倍率、すなわち適当な線形関数、は、本質的にフィール
ドＤＡ変換器３６の電流源４２にある相次ぐ等しい抵抗
Ｒ１によって導入される。 フィールドＤＡ変換器う６は、９ビツト・フィールド計
数器５２からのディジタル信号によって駆動される少な
くとも９ビツトのＤＡ変換器であり、各ラスタ・フレー
ムに２５６と５１２の間の構成ラスク線が存在する。都
合のよいのは、セグメント分割形フィールドＤＡ変換器
５６は、１６の構成セグメント、すなわち電流源１４２
、をもち、それぞれのセグメントがラスタ走査パターン
における構成ラスタ・ラインの小さな倍数に対応してい
ることである。フィールドＤＡ変換器５６からの階段状
差動アナログ出力の５１２の構成ステップの各々は要求
通シ均一である。 第５図は、第４図に対応するが、９ビツト・セグメント
分割形ＤＡ変換器の構成を非常に詳しく示している。特
に、第５図に示したＤＡ変換器は、フィールドＤＡ変換
器３６であり、第４図に示したＤＡ変換器と異なって、
フィールド計数器３２からのディジタル差動信号を受け
るに適当な形で示されており、その信号に応じて差動形
式である対応する階段状アナログ出力を与える。 各バイポーラ・スイッチｌ１７は、工、ミッタが関連の
電流源１１２に接続された三つのノくイポーラ・トラン
ジスタＴ２を備えている。トランジスタＴ２のベースは
、復号器ｔ’８（第５図には示されていない）に接続さ
れて、それから信号を受ける。第５図において、このよ
うな復号器の出力の一つの離散的部分は、Ｓｌと書かれ
、もう一つの部分は、Ｓ２と書かれ、第５の部分は、Ｓ
５と書かれており、各部分からの信号を三つのトランジ
スタＴ２の一つ一つに個別に与えることができる。１６
のスイッチ１１７に個別に接続された各彷号器出力に対
してそのような三つの構成部分８１６２及びＳ５がある
。復号器出力部分Ｓ１に関連する各トランラスタＴ２の
コレクタは、差動増幅器０１の一方の入力５０に接続さ
れ、復号器出力部分ｓ２に関連する各トランジスタＴ２
のコレクタは、差動増幅器の他方の入力５１に接続され
ている。復号器出力部分８５に関連する各トランジスタ
テ２コレクタは、＃食器１１５の５ビットＲ−２Ｒ梯子
形回路網４５の一端に接続されている。Ｒ−２Ｒ梯子形
回路網の５２段の各々は、エミッタが梯子形回路網の関
連の段に接続された二つのバイポーラ・トランジスタＴ
５からなる三方スイッチ５２へ個別に接続されている。 トランジスタＴうのベースは、フィールド計数器３２の
ＬＳＢ段の各々からの出力部分Ｌ１及びＬ２へ個別に接
続されて、それから信号を受取る。 計数器出力部分Ｌ１と関連する各トランジスタＴ３のコ
レクタは、差動増幅器ｏ１の復号器出力部分Ｓ１と関連
する各トランジスタＴ２と同じ入力５０に接続されてい
る。計数器出方部分Ｌ２と関連する各トランジスタＴう
のコレクタは、差動増幅器０１の復号器出力部分ｓ２と
関連する各トランジスタＴ２と同じ人力５１に接続され
ている。 フィールド計数器３２のＬＡＢ段の各々に対してそのよ
うな二つの構成部分Ｌ１及びＬ２が存在する。二つの信
号が各関連の１対の計数器出力部分Ｌ１及びＬ２から各
スイッチ５２によって同時に受けられて、一つになって
対応するＬＳＢ計数器段からのディジタル差動信号にな
る。復号器出力部分Ｓ３に関連したトランジスタＴ２へ
の接続部分から離れた方の梯子形回路網４５の端は、ダ
イオードＤｌｉ介して供給電位■２に保たれたレール５
０に接続されている。差動増幅器Ｏ１の二つの出力は、
２本のリード３８からなり、それらのリードにフィール
ドＤＡ変換器う６から出て、Ｙ偏向板１６に加えられる
べき差動信号Ｖ　ｙの一つの係数を構成する差動信号■
　の二つの部分が２ 与えられる。 動作について説明すると、９番目のスイッチ４７を考え
て、それが第４図の構成におけると同様に関連の電流源
４２を減衰器４５に接続する場合、り号器４８の関連の
出力部分Ｓ３から一つの信号が与えられ、適当なトラン
ジスタＴ２が導通状態にされる。瞬間的には、フィール
ド計数器５２からの適当なＬＳＢ段が各々対応する計数
器出力Ｌｌからの信号を対応するスイッチ１４９に与え
、特に、差動増幅器Ｏ１の前記一方の入力５０に接続さ
れた適当なトランジスタＴ５をそのトランジスタのベー
スに加えられる関連の計数器出力部分Ｌ１からの信号に
よって導通状態にする。 このような復号器出力の順序において９番目より低い順
位の復号器出力のすべての復号器出力部分Ｓ１は、それ
ぞれそれに接続されたトランジスタＴ２へ信号を送って
、これらのトランジスタＴ２を導通させるので、電流■
′　がこれらの電流源に流入する。スイッチ５２の適当
なトランジスタＴ５をまた計数器出力部分Ｌ１からの信
号によって導通するので、電流がまた減衰器４５を経て
９番目の電流源に流れ、差動増幅器０１の前記一方の入
力５０から流れ出る合計電流が■０になる。 同時に、このような復号器出力の順序の中で９番目よシ
高い順位の復号器出力のすべての復号器出力部分Ｓ２は
、それぞれそれに、接続されたトランジスタＴ２へ信号
を送シ、これらのトランジスタＴ２を導通させるので、
電流工′。がこれらの電流源に流入する。二つの信号が
復号器出力部分Ｓ５からの信号を受けるスイッチ１１７
を除く各スイッチ＋１７によって関連の１対の復号器出
力部分Ｓ１及びＳ２から同時に受けられて、それらが一
つになってスイッチからの一つのディジタル差動信号に
なる。計数器出力部分Ｌ１かもの信号を受けない残９の
スイッチ５２のトランジスタＴ３もまた計数器出力部分
Ｌ２からの信号によって導通させられるので、電流がま
た減衰器１１５’を通って９番目の電流源に流れる。差
動増幅器０１の前記他方の入力５１から流れ出る合計電
流は、ＩＯである。 ■０＋１０は、ＤＡ変換器を通って流れる瞬時金側電流
に等しいが、一定でないことがわかるであろう。 この配置構成は、差動増幅器０１からの差動出力■、２
が（ユ。−工。）に対する瞬時値に比例するようになっ
ている。フィールド計数器５２の各動作サイクルの始点
においては、工　がその最＋　Ｏ 大値にあり、そしてＩＯは、ゼロである。従って、差動
出力Ｖ　は、要求通り最大の正の値をもつ２ ている。次いでＶ　に対する値は、定常的に下２ かり、動作サイクルの半分すなわち（Ｔｌ／２のときに
、工０＝：［０となり、■、２に対する値は、要求通り
ゼロになる。次に、ＩｏがＬｏより大きくなシ、差動出
力Ｖ　が負になってゆく。”Ｙ２２ の負の値は、フィールド計数器う２の動作サイクルの第
２の半分を通じて定常的に上昇し、動作サイクルの終り
すなわち時間りｒ）においてついに工〇がゼロにな９、
Ｉｏが動作サイクルの始点におけるＩＯの最大値に等し
い最大値になる。この時間（Ｔ）において、差動出力Ｖ
　は、要求通り最大の２ 正の値に大きさの等しい最大の負の値をとる。 加わる差動ディジタル入力信号によって表わされる値に
従って変化するこのような線形または非線形のセグメン
ト分割形ＤＡ変換器のアナログ信号に関連する大きさの
ほかに、アナログ出力の大きさもまた定電流源１１２の
トランジスタＴｌのペース及びＤＡ変換器の電流源の抵
抗ＢｉのトランジスタＴ１から遠い端にそれぞれ接続さ
れたレール＋１とレール１１１１との間に加わる第４図
及び第５図に示した基準電圧ｖｉの変化に従−）て変動
する。 非線形フィールド補正ＤＡ変換器５５の差動アナログ出
力の線形フィールドＤＡ変換器３６の動作との適当な方
法による必要な相互作用は、フィールドＤＡ変換器のレ
ール１１５とＩｌｌとの闇に加わる基準電圧■１が、第
）図においてリードう９を設けたことによって示されて
いるように、フィールド補正ＤＡ変換器の非線形アナロ
グ出力と共に変動する構成にすることによって得られる
０特に、フィールド補正ＤＡ変換器３５の差動アナログ
出力ｖ、１は、２本のリードの上に与えられるが、便宜
上第う図には１本だけそのようなリード５つが示されて
いる。１方のリードをＤＡ変換器のレール４うに接続し
、他方のリードをＤＡ変換器のレール１１１１に接続す
る。しかし、前に述べたように、偏向板に直接加えるべ
き差動アナログ信号ｖｙの必要な係数を表すときに、フ
ィールド補正ＤＡ変換器からの対応する差動出力Ｖ　は
、Ｉ ゼロと最大の正の値との間でのみ非線形的方法で変化す
る必要がある。従って、フィールドＤＡ変換器３６の電
流源の抵抗Ｒ１に接続されたレール１１１１へ加えられ
、差動出力の一方の構成部分を構成する電位は、常にゼ
ロであり、フィールドＤＡ変換器う６の電流源のＮＰＮ
）ランラスタＴ１のベースに接続されたレール１１５に
あって、差動出力の他方の構成部分を構成する電位は、
ゼロと最大の正の値との間でのみ変化する。従って、フ
ィールドＤＡ変換器う６の利得は、フィールド補正ＤＡ
変換器５５の非線形差動出力に従って変化させられる。 従って、線形フィールドＤＡ変換器のアナログ出力は、
線形でなく、補正しないと得られるひずんだフルート形
うスク走査パターンを補正するために２枚のＹ偏向板１
６に加える必要のある補償電位差■７の非線形変化を表
す組合せ関数に従っている。 特に、そして再び、最初にフィールドＤＡ変換器３６に
関連する可変倍率ｖＹ２　を無視すると、ラスタ・フレ
ーム走査周期（Ｔ）の中で個々に考えた第１のラスタ・
ライン走査周期（１）の中の任意の瞬間において、フィ
ールドＤＡ変換器う６の可変利得としてフィールドＤＡ
変換器５６のレールｌｌ′５と１見の間に加わる変化す
る基準電圧■１は、次式で与えられる。 ｖｉ＝ｖｉ＋ｖｙ。 ここでｖｌは、基邸電流源の一定な出力電圧である。フ
ィールドＤＡ変換器う６のレール４うと４ＩＩとの間に
加わる瞬間電圧■１は、ＣＲＴスクリーンのＸ軸に平行
な必要なまっすぐなラスタ走査線を与えるに必要なもの
である。ラスタ・ライン走査の始点においては、Ｖ　１
’はｖｌの値をもっている。ラスタ・ライン走査周期の
終りにおいては、■１′はそれの最大の可能な値をもっ
てお９、ラスタ・ライン走査周期（１）の中の任意の瞬
間にフィールドＤＡ変換器う６のレール＋１５と４１１
との間に加わり、要求されるようにフィールドＤＡ変換
器の可変利得を構成する瞬間基準電圧Ｖ　１’は、補償
しないと得られる曲がったラスク線を補償するように構
成される。 フィールドＤＡ変換器３６の出力におして、上式は１次
のようにして可変倍率”Ｙ２　を含むように修正される
。 ■ｙ−■、２（Ｖｌ−１−Ｖｙｌ）ｋ ここで”７２　は、フィールドＤＡ変換器がラスタ・フ
レーム走査周期（Ｔ）にわたって動作するのに従う適当
な線形関数によって表わされ、最大の正の値と等しい負
の値との間で変化し、ｋは、一定でｖ、２　に対する最
大値の逆数に等しい。従って、ラスタ走査パターンの各
構成ラスク線は真直ぐな形であり、それぞれは、ＣＲ’
ｌｌ’スクリーン１ｏＯＹ軸に沿ってそれの必要な場所
をとっ−Ｃいる。従って、フィールドＤＡ変換器からの
階段状アナログ出力■、の離散的であると考えられてい
る異なる成分部分またはステップは、ラスタ・パターン
の各成分ラスク線を個別に生じさせることができる０ フィールド補正ＤＡ変換器５５からきて、フィールドＤ
Ａ変換器５６の電流源１１２のレール４うと１１１１と
の間に加わる差動出力■、１の変化量は、差動増幅器０
１に関して流れている電流Ｉｏ及びｑ　Ｏにおける対応
する不都合な変化量を生じさせることによって、フィー
ルドＤＡ変換器３６の動作の仕方に悪い影響を与えない
で、フィールドＤＡ変換器５６の利得に所望の変化量を
生じさせるだけである。これは、フィールドＤＡ変換器
がディジタル差動信号を処理し、その処理に応じて差動
アナログ出力を出すように構成されているからである。 代りの方法として、第５図の構成は、ひずんだフルート
形うスク走査パターンの第１のラスタ・ライン走査が第
２図に示したスクリーンの左上隅にある代りに、ＣＲＴ
スクリーン１０の右上隅を横ぎっているようなものであ
ってもよい。従って、フィールド補正ＤＡ変換器う５の
非線形出力を表す関数は、ライン計数器５１の各動作サ
イクルの始動時に最大の正の値をもっており、ライン計
截の動作サイクルの終りに着実にゼロに落ちる。フィー
ルドＤＡ変換器５６の線形出力を表す関数は。 ツーイールド計数器３２の各動作サイクルの始点におい
て最大の負の値であり、動作サイクルの終シで最大の正
の値で、それらの中点でゼロの値である正の傾斜をもっ
ている必要がある。 発振器３０及びライン計数器５１とフィールド除算器３
２との間の接続が、図を明瞭にするために、省略されて
いることを除いて、第６図は、第５図に対応する。さら
に、この構成は、一定の基準電圧Ｖｌを、ＤＡ変換器３
１＋、５５及び５６の各々に加える方法及び特にフィー
ルドＤＡ変換器３６への基準電圧■１′をフィールド補
正ＤＡ変換器３５の非線形アナログ出力■、１　に応じ
て必要な方法で変化させてこれらの二つのＤＡ変換器の
間の、第５図及び第６図でリード５つを設けることによ
って一般的に示された、必要な相互作用を与えるように
する方法を示すために再び書かれたものである。便宜」
二、ＤＡ変換器３４．５５及び３６への基糸電圧は、差
動形式のものであるとして示されていないが、そのよう
な各基準電圧は差動形式のものである。 第６図に関しては、共通の基準電圧源が６０に総括的に
示されており、それからの一定の出力Ｖ１がラインＤＡ
変換器５１Ｆ及びフィールド補正ＤＡ変換器５５の両方
に直接接続されているものとして示されており、さら゛
に共通＄学電圧源は、６２に総括的に示された周知の形
の合計手段を介してフィールドＤＡ変換器５６へ接続さ
れるものとして示されている。フィールド補正ＤＡ変換
器５５の可変アナログ出力”／Ｉは、合計手段６２の正
の入力に加えられ、上述の必要な補償電圧を与えるもの
として考えられ、対応する可変基糸電圧■１がフィール
ドＤＡ変換器う６へ加えられる前に基準電圧源６０の一
定出力■１へ加算される。 図示してない減衰手段を各ＤＡ変換器５＋１５５及び５
６と共通電圧源６０との間に設けることができるので、
適当な基べ（電圧は、ＣＲＴスクリーン１０と同じ寸法
と形のラスタ走査パターンを発生させる。 ＤＡ変換器のアナログ差動出力を伝えるフイ−ルドＤＡ
変換器３６の出力リード３８とＹ偏向板１６との間のイ
ンターフェース回路の適当な形が第７図に示されている
。各リードう８は、個別にバイポーラ・トランジスタＴ
ｌｌのベースに接続されている。各トランジスタＴｌｌ
のコレクタは。 ＣＲＴに関連する特別高圧■ＥＨＴに保たれたレール７
０に抵抗Ｒ５を介して接続される。２枚のＹ偏向板１６
は、個別にトランジスタＴＬｌと関連の抵抗Ｒ５との間
の点７１に接続され、フィールドＤＡ変換器からの差動
信号をＹ偏向板１６においてｖＥＨＴに対応する所望の
高いコモンモードを位に重なるようにする。その回路が
適当な最小の利得をもつようにするために、各トランジ
スタＴｌｌのエミッタは、個別にゼロ電位に保たれたレ
ール７２へそれぞれ抵抗Ｒ１１を介して接続される。そ
のとき最小利得は、比Ｒ５／Ｒ１１によって制御される
。各トランジスタＴｌＩと関連の抵抗Ｒ１１との間の点
５４同士の間に互いに並列に可変抵抗Ｒ５が接続されて
いるので、インターフェース回路ノ利得を調節できる。 コンデンサＣ１も点７う同士の間に設けられて偏向板１
６に関連したキャパシタンスを補償する。 ラインＤＡ変換器５１＋からの出力リード５７とＸ偏向
板ＩＩＩとの間に等価なインターフェース手段を設けて
もよい。 また第２図には、各ラスタ・ライン走査周期（ｔ）の始
点から等しい時間間隔の線を表す破線２６が示されてお
り、線２６は、未補正の截頭フルート形うスク走査パタ
ーン及びこれまで説明した第５図の構成におけるライン
ＤＡ変換器５４及びフィールドＤＡ変換器５６からそれ
ぞれリードう７及び３ｇに出されたアナログ出力に応じ
てイ乍られる所望の矩形ラスタ走査パターンの両方に対
するものである。線２６は、ラスタ・ライン走査と同様
にしてまっすぐで、互いに平行で、一様な間隔をとって
いる必要のある表示の直線部分を表している。線２６の
そのような配列からのずれは、上に述べた未補正のラス
タ走査パターンによって生じたひずみと同様にして線２
６の配列のずれの原因による表示におけるひずみを表し
ている。破線２６は、ＣＲＴスクリーン１０のＸ軸また
は、縦の対称軸に直角に伸びている直線であると、厳密
な似似で考えることができる。第２図には、各ラスタ・
ライン走査周期（１）の、間じゆう時間的に等しく分配
されている５本の線２６が示されている。しかし、ＣＲ
Ｔスクリーン１０に関して図示の破線２６の間に所望の
一様な間隔がおいていないのを見ることができ、このた
めに与えられる表示はひずむであろう。各ラスタ・ライ
ン走査周期の始点から、隣接対の図示の破線２６の間の
ＣＲＴスクリーノ１０の上の間隔は、電子ビームがラス
タ走査線を横切るときの電子ビーム経路における差のた
めに、第１図に示すように不均一に減少する。表示のこ
のひずみを補正するためには、各ラスタ走査線に沿った
電子ビームの走査速度が相補的に不均一に大きくなり、
走査速度の変化駄か等しい時間間隔の線２６を直線と考
えるとき、各ラスタ走査線に対して同じである構成にす
る必要がある。走査速度の必要な増加は、ラインＤＡ変
換器３１１の出力からＸ偏向板１１１に加わる差動信号
の電位差ｖｘを各ラスタ・ライン走査に対して対応して
増加させることによって得られる。 電子ビームの走査速度にそのような必要な非線形増加を
各ラスタ線に対して得る一つの方法は、ラインＤＡ変換
器５４を必要な非線形関数に従って動作するようにし、
ラインＤＡ変換器は、なおライン計数器５１からの差動
ディジタル信号によって駆動されるように構成すること
によっている。 この関数は、少なくとも事実上形が指数関数的であり、
指数関数が、厳密な近似で、Ｘ偏向板１１４に加えるべ
き差動アナログ信号の電位差Ｖｘにおける必要な対応す
る非線形増加を表す。第う図に示したように、ラインＤ
Ａ変換器からの差動アナログ信号Ｖ　の任意のラスタ・
ライン走査周期１ （１）にわたる指数関数的変化でかつＸ偏向板ｌｉｔに
加えるべき差動アナログ信号の′電位差■工における対
応する指数関数的変化を表すものは、グラフによって表
すことができ、そのグラフの形は、ＣＲＴスクリーン１
０のＸ軸に沿った線形表示部分の間隔に関して、補正を
しないと得られる。Ｙ軸に平行な表示の直線部分のひず
み量のグラフの形の逆である。従って、差動信号ｖｘ１
は、ゼロから最大の正の値まで各ラスタ・ライン走査周
期（１）にわたって一様に変化する。 セグメント分割形ラインＤＡ変換器５１１の必要な非線
形出力は、経験的方法で定められ、ラインＤＡ変換器の
一連の電流源１１２の相次ぐ抵抗Ｒ１の間の非線形関係
によって表わされる。第４図に関して上述したように、
ラインＤＡ変換器５！は、１６の構成セグメント、すな
わち電流源１１２、をもっている。特に、一連の抵抗器
の中の低位の抵抗Ｒ１の幾つかは、無限大になるように
構成されているので、ラインＤＡ変換器が動作するのに
従う関数は、最初にＤＡ変換器に対するゼロ電位差出力
ｖＸＩを表す有効部分をもっている。次にＤＡ変換器の
階段状電位差出力は、必要な指数関数に従って急速に増
加し、電流源内の抵抗が一連の１６の抵抗Ｒ１ｆ：、通
じて急速に減少する。 ラインＤＡ変換器の動作の仕方と関連していて、上述し
た指数関数は、任意の都合のよい方法で発生され、フィ
ールドＤＡ変換器に関して上述した線形関数と似ている
のが同一ではない適当な線形関数と組合わされて、ライ
ンＤＡ変換器に各ラスタ・ライン走査を行わせることが
必要である。 従ッて、ラインＤＡ変換器５１１からの２本のリードう
７への非線形差動アナログ出力は、等しい時開間隔の直
線２６であって、各ラスタ・ライン走査周期を通じて時
間的に等しく分配されているが、ＣＲＴスクリーン１０
に関して一様に間隔をとっていない直線２６によるひず
みを補正する。 従って、ＤＡ変換器う４．う５及び３６の動作は、Ｃ’
　ＲＴのスクリーンｌＯに、補正しない場合には生ずる
ラスタ走査パターンの不規則Ｉｎ動的な意味でマツピン
グするものと考えることができる。各ＤＡ変換器は、一
つ以上の非線形成分と一つの線形成分をもつ関係に従っ
て動作することが可能である。 一般的にいえば、フィールドＤＡ変換器５６とフィール
ド補正ＤＡ変換器５５の組合せは、ラスタ走査パターン
がＸ軸に沿って変るとき、ＣＲＴスクリーン１０のＹ軸
に、多分１個別に、平行なうスフ走査パターンの画素を
ずらすことができると考えることができる。同様に、ラ
インＤＡ変換器３１１は、各ラスタ・ライン走査に対し
て一様にＸ軸に沿って変る量をもった発生した表示のひ
ずみが存在するとき、ＣＲＴスクリーン１０のＸ軸に、
多分個別に、平行な画素をずらすことができると考える
ことができる。 補正しない場合に生ずるラスタ走査パターンのひずみを
補正するときに、ＤＡ変換器う４、う５及び５６を用い
ることはそれが偏向板１４及び１６に加えるべき波形を
整形するのに用いる必要な関数を発生する手段にその手
段の動作品１度における変化量または、その手段を駆動
するだめの電源電圧の変化量の影響を考える必要なしに
満足に動作させることができるようにする点で利点があ
る。 動作温度もしくは電源電圧、またはその両方の偶然の変
化量を適当に補償するのは、ＤＡ変換器の出力のところ
において、ＤＡ変換器の差動アナログ出力が偏向板に加
えられる前に行うことができるのが都合がよい。 ラインＤＡ変換器う４の出力を普通のラスタ・ライン走
査のこぎシ波形を発生する積分手段に加えることが可能
なので、この構成のエネルギー消費は、そうでない場合
より少なく、ラインＤＡ変換器の出力は、上述の非線形
関数にだけ従っていて、のこぎ９波形を必要な方法で修
正する。従って、ラインＤＡ変換器の積分出力は、各ラ
スタ・ライン走査に関して画素位置ではなく、電子ビー
ムの走査速度を符号化する。 以下に述べるように、ラインＤＡ変換器の出力を積分す
る場合、ラインＤＡ変換器３４の中の減衰器４５を省略
するので、スイッチ４７は、そうでナイ場合に必要な三
方バイポーラ・スイッチの代りに三方スイッチだけであ
る。従って、ラインＤＡ変換器からの階段状アナログ出
力のステップは、それぞれ画素位置の倍数を表す。その
他の場合には、ラインＤＡ変換器５４は、セグメント分
割形ＤＡ変換器に対して上述した方法で動作する。 ラインＤＡ変換器のこの動作の仕方は、適当である。 ラインＤＡ変換器３１Ｉからの出力は、差動形式のもの
で、２本のリード５７に与えられているので、ステップ
状の指数関数的に変化する出力をラインＤＡ変換器３１
１から積分手段に加える適当な構成が第８図に示されて
いる。差動出力の各構成部分は、コンデンサＣ２を増幅
器０２と並列に含む積分器８０に加えられ、かつラスタ
・ライン走査周期（１）に等しい時定数をもつように構
成されている。差動信号の二つの積分された部分は、次
に個別に２枚のＸ偏向板１４に加えられる。従って。 Ｘ偏向板に加わる偏向信号は、各ラスタ・ライン走査周
期（１）において滑らかに連続した波形で所望のように
変化する波形を構成する。ＣＲＴに関連する特別高圧■
Ｆ、ＨＴは、各増幅器０２に加えられる０ 本発明に関して前述した扁平スクリーン形ＣＲＴ表示装
置は２例えば二つの異なる伝送方式、例えば、米国５２
５本表示フレーム線伝送方式及び欧州６２５本表示フレ
ーム線伝送方式に従って動作するように構成されたＴＶ
受信器を備えている。 ＴＶ受信器の表示フレームが二つのインターレースされ
るラスタ走査フィールドを備えているのは普通である。 従って、５２５本の走査線表示フレームの場合、一つの
ラスタ走査フィールドは、２６２本の構成ラスタ走査線
をもっている必要があり、他方のラスタ走査フィールド
は、２６５本の構成ラスタ走査線をもっている必要があ
る。同様にして、６２５本の走査線の表示フレームの場
合には、一方のラスタ走査フィールドはう１２本のラス
タ走査線をもち、他方のラスタ走査フィールドは、５１
３本のラスタ走査線をもっている。 従って、上述の扁平スクリーン形ＴＶ受信器におけるフ
ィールド計数器う２は、５１２の構成段をもつと考える
ことのできるシフトレジスタである必要があり、このフ
ィールド計数器は上述のように９ピツト計数器である。 ＴＶ受信器が同時に表示することが必要な各フフレーム
の二つの構成フィールドのどちらに従うかを検出する便
利な方法は５周知の形の検出手段が同時のラスタ走査フ
ィールドが最後のラスタ走査線に沿った距離のＡまたは
％のところで終るべきかどうかを決定することである。 このラスタ・フィールドが最後のラスタ走査線のＡの点
で終るべきであれば、このラスタ・フィールドは、奇数
番号のフレーム線を与え、そしてラスタ・フィールドが
最後のラスタ走査線の有の点で終るべきであれば、ラス
タ・フィールドは、偶数番号のフレーム線を与える。従
って、検出器が最後のラスター走査線の死の点で終るラ
スタ・フィールドを検出すれば、次のフィールドは、偶
数番号のフレーム線のラスタ・フィールドである必要が
ある。周知の方法で、必要な検出手段は、ＴＶ受信器が
次に表示することを必要とする各フレームの二つの構成
フィールドのどちらであるかを示す２本のリードの一方
にパルスを発生する。便宜上これらのパルスを本明細書
ではＰｌ及びＰ２と呼び、それぞれ偶数番号のフレーム
線ラスタフィールドであるべき次のラスタ・フィールド
及び奇数番号のフレーム線うスク・フィールドであるべ
きラスタ・フィールドに対するものとする。またこれら
のパルスを対応する単一ビット奇数／偶数ディジタル信
゛号を与えるように構成する。 第５図の説明に関して前に述べたように、フィールドＤ
Ａ変換器３６は少なくとも一つの９ピツ）ＤＡ変換器で
あり、９ビツト・フィールド計数器３２からのディジタ
ル信号によって駆動される。 セグメント分割形フィールドＤＡ変換器う６は、１６の
構成セグメント、すなわち電流源ＩＩ２を備え、各々ラ
スタ走査パターンの中の構成ラスタ走査線の小さな倍数
に対応する。実際には、フィールドＤＡ変換器５６は、
１０ピツ）ＤＡ変換器であることを必要とし２それの構
成減衰器１１５は、Ｒ−２Ｒ低抵抗路網の形の６ビン）
ＤＡ変換器から成っている。従って、フィールドＤＡ変
換器からの階段状アナログ出力■　の離散的であると考
えもれる異なる構成部分は、個別に考えて、二つのイン
ターレースされる構成ラスタフィールドのどちらかのラ
スタ線だけでなく５２５本または６２５本の表示フレー
ム線の各々を生じさせることができる。 特に、フィールドＤＡ変換器３６が上述のように９ビツ
トフイールド計数器５２からのディジタル信号によって
駆動されるほかに、フィールドＤＡ変換器はまた、単一
ビット奇数／偶数ディジタル信号によって駆動され、こ
の奇数／偶数ディジタル信号は、フィールドＤＡ変換器
に最下位ピット（ＬＳＤ）を与え、フィールド計数器は
、フィールドＤＡ変換器に最上位ピッ）（ＭｓＢ）ｉ与
える。二つの可能な形の一方の適当な瞬間的ＬＳＢはフ
ィールド計数器の動作サイクルを通じてフィールドＤＡ
変換器に与えられ、一方、一連の９ビツト・ディジタル
信号は、フィールド計数器からフィールドＤＡ変換器へ
与えられて一つのラスタ・フィールド走査を発生させる
。フィールド計数器の次の動作サイクルにおいて、その
動作サイクルを通じてフィールドＤＡ変換器に加えられ
て必要ｎ７Ｌ／−Ａ４示の他方の構成インターレースラ
スタフィールド走査を発生させる適当な瞬間的ＬＳＢは
、二つの可能な形の他方をもっている。従って前記一方
のラスタ・フィールド走査は、奇、数番号のフレーム線
を構成し、前記他方のインターレース・ラスタ・フィー
ルド走査は、偶数番号のフレーム線を構成し、または、
この逆も成り立つ。従って、ＬＳＢは、個別に考えて、
二つの可能な形の各々においてフィールド計数器５２の
交互の動作サイクルを通じてフィールドＤＡ変換器５６
に与えられる必要がある。単一ビット奇数／偶数ディジ
タル信号をフィールドＤＡ変換器に面接加えるのが都合
がよい。 なお、上述の扁平スクリーン形ＣＲＴ表示装置から成り
、必要なひずみのないラスタ走査パターンを与えるため
に、少なくともフィールド計数器３２及びフィールドＤ
Ａ変換器３６を有するＴＶ受信器の場合、ＴＶ受信器が
放送フィールド同期（ＳＹＮＣ）パルスを検出し、５２
５本または６２５本の表拠フレーム線伝送方式に関係す
るかどうかを決めるめに応じて、ＴＶ受信器が適当な云
送方式に必要なラスタ走査パターンを自動的に与えるよ
うに構成される手段を与えるのがやはり便利である。 上述のように、フィールド割数器３２からフィールドＤ
Ａ変換器５６へのフィールド計数器の各動作サイクルに
与えられる一連のディジタル信号の形になった各構成デ
ィジタル信号は、ラスタ・フィールドを構成する一連の
ラスタ走査線の中の対応するラスタ走査線を表す。その
ようなディジタル信号の各々は、フィールドｉ？１数器
５２の中に瞬間的に累積されるパルスの数を表す。従っ
て、ラスタ走査線が適当な９ビットディジタル信号に応
じて計数器から与えらるとしても、各段が２６２／２６
５本または５１２／３１５本の走査線ラスタフィールド
における関係する構成ラスタ走査線に対応している９ビ
ツト・フィールド計数器の５１２の構成段があると考え
るのが便利である。 ＴＶ受信器が５２５本または６２５本の表示フレーム線
伝送方式で動作するように構成されているかどうかにか
かわりなく、第５図に関して前に説明したフィールドＤ
Ａ変換器５６の動作の仕方のために、本質的に各ラスタ
・フィールドの中央ラスタ走査線は、ＣＲＴスクリーン
の縦の対称軸、すなわちＸ軸と一致し各ラスタ・フィー
ルド走査がスクリーンのＹ軸に関して異なる向きの二つ
の半分に有効に分割される。 従って、５１２の構成段すべてにわたって数えないで、
１００番目の段から多くとも４２０番目の段まで必要に
応じて、そして以下にさらに非常に詳細に説明するよう
に、数えるように構成できる。これは、１６セグメント
のフィールドＤＡ変換器５６の内の最初の二つと最後の
二つのセグメント、または構成電流源４２．を省略でき
ることを意味する。第５のセグメントは、フィールド計
数器が一つのディジタル信号を２５６番目の中央の徐算
器段に対応するフィールドＤＡ変換器に与えるとき、フ
ィールドＤＡ変換器の内部に平゛衡を保つために必要で
あり、その理由はそのような条件が便宜上必要であるか
らであって、フィールドＤＡ変換器は、差動形式のディ
ジタル信号で動作するように構成されている。最初に、
各２６５本の走査線ラスタ・フィールド走査または５１
５本の走査線ラスタ・フィールド走査において、上に説
明した第１の奇数のラスク線を最初に無視すると、ラス
タ・フィールド・パターンのいずれかの形の中心ラスク
線は、ＣＲＴスクリーン１０のＸ軸すなわち縦の対称軸
と一致するように構成される○しかし、フィールド引数
器５２及びフィールドＤＡ変換器５６が各動作ザイクル
を開始するとき、それらはラスタ・フィールド・パター
ンにおける中心ラスク線でなく、第１の上側ラスタ走査
線に対応する信号を発生する必要があり、フィールド計
数器及びフィールドＤＡ変換器の両方がそれらが各動作
サイクルの始点に対応する信号を与えるところヘリセッ
トする必要がある。 フィールド計数器３２の動作の仕方を必要な二つの可能
な方法で制御するように構成された論理回路手段を設け
、前記論理回路手段は、動作の二つの可能なモードをも
ち前記論理回路手段がフィールド計数器、すなわちラス
タ・フィールドの各動作サイクルにおいて放送フィール
ド同期パルスが生ずる場所を検出して、それらが５２５
本または６２５本の表示フレーム線伝送方式に関係する
かどうかを決める論理回路手段に自動的に応じてフィー
ルド計数器に対する適当な制御を行う。この論理回路手
段は、１００または１２５のいずれかの計数をフィール
ド計数器′５２にあらかじめロードすることによってフ
ィールド計数器の必要な制御を行うので、９ピント・フ
ィールド計数器に含まれると考えられろ５１２の構成段
に関連している第９図の表示に示されているように、そ
れぞれ１０１番目の計数段または１２６番目の計数段に
関するディジタル信号が各ラスクツイールド周期におい
てフィールドＤＡ変換器を駆動し始めるように加えられ
る。同時に、そしてそれぞれ、フィールド計数器は、１
１１２１１２番目び５８７番目の段で終るべきである。 従って、６２５本の表示フレーム線伝送方式の場合、フ
ィールド計数器は、う１２で割って、計数器のｉｏｉ番
目の段で開始して、中心段として２５６番目の段を有し
、そして１１１２１１２番目終るようにすることが必要
である。５２５本の表示フレーム線伝送方式の場合は、
フィールド計数器は２６２で割って、計数器の１２６番
目の段で始まり、中心段として２５６番目の段を有し、
そして３８７番目の段で終ることが必要である。フィー
ルド引数器５２は。 並列にロードできる形式のものであることが必要である
。 第１０図に示した論理回路手段は、それによって検出さ
れるフィールド同期パルスに応じて動作の二つの可能な
モードのどちらかにある必要があり、これらのフィール
ド同期パルスは、狭い巾のパルスから成り、そのような
パルスの一つは、各フィールドの終りにあると考えるこ
とができる。 フィールド計数器３２に与えられる一つのフィールド同
期パルスに対応する一つの信号が通常、しかし必ずとい
うのではなく、フィールド引数器をリセットさせる。 この点において、論理回路手段の動作の仕方を例示する
ために、フィールドＤＡ変換器う６を駆動するためにデ
ィジタル信号（ｉＩえることに瞬間的に関連していると
考えられるジイールド計数器５２の各段の相対順位を考
えることによって各ラスタ・フィールド周期ケ）の中の
相対時間間隔を考えるのが便利である。便宜上、各ラス
タ・フィールド周期の中の相対時間間隔は、フィールド
ＤＡ変換器５６を駆動するための対応するディジタル信
号と瞬間的に関連する段順位をいうことによって述べら
れ、従って、適当な相対時間がまた同時にラスタ・フィ
ールド・パターンの対応するラスク線と関連する。 始めに、広巾窓論理と呼ぶ論理回路手段の構成部分１０
０が各ラスタ・フィールド走査周期における相対的に広
い窓の間にフィールド同期パルスが起るか起らないかを
検出するように構成され、広巾窓は、例えば３１５番目
の計数器段から１１２０１２０番目器段まで伸びている
ようなものである。 この窓をできるだけ広く作って、フィールド同期パルス
をできるだけ早く窓の中で検出することを確実にするよ
うにするが、窓を広くすればするだけフィールド同期パ
ルスとして無意Ｒに検出される雑音信号が多くなり易い
。フィールド同期パルスは、リード１１０の上で広ｌ」
窓論理回路１００に加えられる。 論理回路手段がそ九の動作の二つの可能な必要なモード
のいずれかに無秩序にある状態で論理回路手段の動作を
開始すると、第１のフィールド同期パルスは、任意の引
数器と関連するディジタル信号と一致して発生すること
ができ、どんな計数をもその計数器にあらかじめロード
させない。 広巾窓論理回路１００の動作において、その論理回路手
段の動作の開始時に、広ｌ】窓の端にある１１２０１２
０番目器段と関連したディジタル信号に対応するフィー
ルド引数器５２の第１の差動サイクルの部分の有効な端
において、適当なタイミング信号がその広巾窓論理回路
に３１５番目の剖数器段からリード１１２全通して与え
られると共に１４２０４２０番目器段からリードｌｌｌ
’ｉ通して与えられるとして、その広ｉＪ窓の範囲内に
フィールド同期パルスが検出されなかったならば、リセ
ット信号がその広巾窓論理回路からり−ド１１６を通し
てその計数器に与えられ、広巾窓論理回路１１０から出
力リード１１８を通して信号が与えられず、それの次の
動作サイクルの前にどんな計数もその計数器にあらかじ
めロードさせられない。 しかし、この状態では、論理回路手段の動作のモードは
、無秩序のままである。次の動作サイクルの前に何らか
の計数を計数器にあらかじめロードしないことによって
、一つのフィールド同期パルスが次の適当なフィールド
計数器動作サイクルの中の異なる時点で発生する。フィ
ールド計数器の次の動作サイクルにおいて、広巾窓論理
回路１００のこの動作が繰返される。フィールド同期信
号が再び広巾窓の中で検出されなければ、広巾窓論理回
路の動作が連続的に繰返すやり方で繰返されて。 最後に一つのフィールド同期パルスを広巾窓論理回路に
よって広巾窓の内部で検出して終る。従って、一つのフ
ィールド同期パルスが４番目のフィールド周期の中で広
巾窓の内部で発生することが保証される。一つのフィー
ルド同期パルスが広巾窓の内部で検出されるとき、フィ
ールド計数器は。 リード１１６を通して与えられているフィールド同期パ
ルスに対応する信号によってリセットさせられ、１００
という計数がその次の動作サイクルの前に計数器にリー
ド１１ｇを通して与えられている信号によってあらかじ
めロードさせられ、そして論理回路手段のもう一つの構
成部分１２０がそれへ広巾窓論理回路１００からリード
１．２２′ｆ：通して与えられている信号によって使用
可能な状態になる。リード１１ｇにある信号は、総括的
に１２１１で示された論理装置に与えられ、それに応じ
て一つの信号がり−ド１２６を通して総括的に１２８で
示されたローディング手段に与えられるＣ１００という
必要な計数は、リード１５０を通して計数器に与えられ
る。 前節に述べた論理回路手段の他方の構成部分１２０もま
たリード１１０全通してそれに与えられルフィールド同
期パルスがフィールド計数器３２の各動作サイクルにお
いて関連の窓に発生するかどうかを検出するように構成
される。論理回路手段のこの部分１２０は、５２５／６
２５決定論理回路という。関連の窓は、上述の広巾窓の
開始と一致して始まり、適当なタイミング信号は、３１
５番目の計数器段からり−ド１１２を通して５２５／６
２５決定論理回路１２０に与えられるが、５２５／６２
５決定窓は、広巾窓はど巾が広くなく、５１５番目とｌ
ｌ００番目の計数器段の間に伸びている。１Ｉ００番目
の計数器段からのタイミング信号は、リード１５２を通
して５２５／６２５決定論理回１１３１２０に与えられ
る。５２５／６２５決定窓の後端は、フィールド計数器
がそれぞれ５２５本の走査線フレームに対する各ラスタ
・フィールド走査パターンを生じさせるのと６２５本の
走査線フレームに対する各ラスタ・フィールド走査パタ
ーンを生じさせるのとのために、フィールドＤＡ変換器
を駆動するための最後のディジタル信号を与えるとき３
８７番目と１１１２１１２番目段の中央にある。 ５２５／６２５決定論理回路１２０の動作において、広
巾窓の５１５番目ないし１Ｉ２０番目の計数器段の中の
フィールド同期パルスを広巾窓論理回路１００によって
検出したのち、フィールド同期パルスが５１５番目と４
００番目の計数器段の間の広巾窓の部分の内部及び５２
５／６２５決定窓の内部にあるかどうか、またはフィー
ルド同期パルス５２５ｉ６２５決定窓の外の広巾窓の部
分内にすなわち１ｉ０１番目とｌ＋２０１２０番目器段
と関連したディジタル信号のタイミングの間にあるかど
うかを決定する。フィールド同期パルスが１１０１番目
と１１２０１２０番目器段と関連したディジタル信号の
タイミングの間にあると決定されレバ、６２５本の走査
線フレームのフィールド同期パルスの検出に対応し、広
巾窓論理回８１００からのリード１１ｇへの信号に応じ
て、動作サイクルの各々の前に１００という割数をフィ
ールド計数器にあらかじめロードし続ける。 代９の方法として、フィールド同１すｊパルスが３１５
番目とｌｌ００番目の計数器段の間の５２５／６２５決
定窓の中にあると決定されれば、フィールド同期パルス
が５２５フレ一ム線伝送方式に関係しており、フィール
ド同期パルスが５６２番目の段で発生すべきであると仮
定することが可能である。従って、５２５／６２５決定
論理回路１２０ｄ、５２５本の走査線フレームのフィー
ルド同期パルスの検出に対応するそれの次の動作サイク
ルの前に１２５という計数をフィールド計数器にあらか
じめロードさせる。５２５／６２５決定論理回路１２０
は、リード１′５４にある信号を論理装置１．２１１に
与えることによって１２５という計数を計数器にあらか
じめロードさせる。広巾窓論理回路１００かものリード
１１８への信号と５２５／６２５決定論理回路１２０が
らのリード１３４への信号との両方を受げる論理装置１
２１１に応じて、ローディング手段１２ｇにリード１２
６の上の信号を与える代りに、論理装置１２１＋は、リ
ード１５６の上の信号をローディング手段１う８に与え
る。それに応じてローディング手段１３８は、１２５と
いう必要な計数をリード１１１０を通してその計数器に
与えさせる。 広巾窓論理回路１００及び５２５／６２５決定論悉回路
１２０の動作と同時に、５２５論理回路と称する他の論
理回路手段１５０もフィールド同期パルスが３８７番目
の段の回、りの四つの計数器段の広巾窓、すなわち５８
５番目からＢｇ番目までの段の広巾窓の中に検出される
かどうかを決定し、前記５８７番目の段は、５２５本の
表示フレーム線伝送方式の場合、フィールド同期パルス
が検出されるのに必要な段であり、また、６２５論理回
路と称する他の論理回路手段１５２もまた４１２番目の
段の回りの四つの計数器段広巾窓すなわち１１１０１１
０番目１１５１１５番目段の広巾窓の中に検出されるか
どうかを決定し、前記＋＋１２番目の段は、６２５本の
表示フレーム線伝送方式についてフィールド同期パルス
が検出されるに必要な段である。このフィールド同期パ
ルスは、リード１１０を通して５２５論理回路１５０へ
加えられると共に、６２５論理回路１５２へも加えられ
る。適当なタイミング信号は、リード１５＋＋を通して
５８１１８１１番目器段から５２５論理回路１５０へ加
えられると共にリード１５６を通して５８８番目の計数
器段から５２５論理回路１５０へ加えられる。適当なタ
イミング信号はまた６２５論理回路１５２へ１１０９１
０９番目器段からり−ド１５８を通して及び１１１５１
１５番目器段からリード１６０を通して加えられる。 必要なパルスは、こんどは、フィールド計数器へリード
１７８または１８０を通してそれぞれ５２５論理回路及
び６２５論理回路からそれらがフィールド同期パルスを
受けるのに応じて与えられる。フィールド同期パルスが
このように検出されない場合、フィールド計数器は、フ
ィールド計数器がそれぞれ５８８番目の段または１ｉ１
５番目の段に達するのに応じてリセットさせられ、信号
が論理回路１５０または１５２によって与えられる。 広巾窓論理回路がフィールド同期パルスを検出するが、
５２５論理回路１５０または６２５論理回路１５２がフ
ィールド同期パルスを検出しないとき、次のフィールド
のフィールド同期パルスは、次のフィールド計数器の動
作サイクル内のわずかに異なる時刻に起る０従って、フ
ィールド同期パルスを少数のフィールド内の適当な５２
５または６２５論理窓の中で検出することが確実になる
。 偶数番号の走査線フィールド走査に比較される各奇数番
号走査線フィールド走査内の特別の線があるために、フ
ィールド同期パルスは、５８７番目もしくは３８８番目
のいずれかまたは１１１２１１２番目は１ｊ１３番目の
いずれかの計数器段において、論理回路手段が必要なや
り方で動作して発生すべきである。 さらに、論理回路ｉ５ｏまたは１５２が一つの動作サイ
クルの中でフィールド同期パルスを検出しそこない、フ
ィールド計数器が５Ｆ３８番目または１４１５４１５番
目器段のいずれかから信号を論理回路１５０または１５
２によって受取るのに応じてリセットすれば、論理回路
１５０または１５２がフィールド同期パルスを受けるは
ずの計数器段が毎動作サイクル１計数器段だけドリフト
する。 広巾窓論理回路、または５２５論理回路または６２５論
理回路がフィールド同期パルスを検出しそこない、また
は５２５／６２５’決定論理回路がスプリアス雑音をフ
ィールド同期パルスを構成するものとして検出するため
に広巾窓の同じ部分においてフィールド同期パルスを検
出し続けそこなう可能性がある。 しかし、５２５論理回路１５０または６２５論理回路１
５２が二つの相次ぐフィールドにおいてフィールド同期
パルスを検出するのに応じて、適当な論理回路１５０ま
たは１５２が作動されて信号それぞれリード１６２また
はリード１６１４を通して５２５／６２５ラツチと称す
るランチ１６６に与える。次に、５２５／６’２５ラツ
チ１６６は、一つの信号をそれぞれリード１６８′ｆｆ
：通して与えてローディング手段１３ｇを作動し、１２
５という計数全フィールド計数器にロードするかまたは
リード１７０全通してローディング手段１２８を作動し
て１００という計数全フィールド計数器にロードする。 同時に一５２５／６２５ラッチ１６６は、リード１７２
を通る信号によって５２５論理回１＠１５０を不動作に
するかまたはその論理回路が差動されていないときり−
ド１７１１’ｉ通る信号によって６２５論理回路１５２
を不動作ｉ７　Ｌ　、　一つの信号が５２５／６２５ラ
ンチ１６６によってリード１７６に与えられて窓論理回
＠ｉｏｏを、従って、また５　２５／６２５決定論理回
路１２０を不動作にする。その結果論理回路手段は、そ
の現在の動作モードにおいて動かなくなる。 ５２５論理回路１５０及び６２５論理回路１５２は、論
理回路手段がその二つの可能な動作モードの一つにロッ
クされたのちに１作動された論理回路１５０または１５
２が１４の相次ぐフィールドにおいてフィールド同期パ
ルスの存在を検出しない場合、すなわちフィールド同期
パルスが５Ｆ３８番目の計数器段またはｌ１１３１１３
番目数器段によって検出されない場合、それぞれリード
１６２″ｉ！たけ１６１１の上の信号に応じて５２５／
６２５ラツチ１６６が不動作にされ、そして広巾窓論理
回路１００及び５２５／６２５決定論理回路１２０は、
再び使用可能状態になり、論理回路手段は、広巾窓内で
フィールド同期パルスを再び探索し始める。 上述のように、ＴＶ受信器が５２５または６２５本の表
示フレーム線伝送方式で動作するように構成されている
かどうかに関係なく、各ラスタ・フィールドの中心ラス
タ線は、ＣＲＴスクリーンの縦の対称軸、すなわちＸ軸
と一致していることは不変である。さらに、６２５本の
表示フレーム線伝送方式をもったラスタ走査パターンが
５２５本の表示フレーム線伝送方式をもったラスタ走査
パターンと同じ寸法で−１、両方のラスタフレーム走査
パターンがＣＲＴスクリーンと同じ寸法であるように構
成されることが必要である。従って、フィールドＤＡ変
換器う６の総合利得が適当に変更されなければ、ＣＲＴ
スクリーンのＹ軸に沿った５２５本のラスタ走査線フレ
ーム・パターンの巾ハ、６２５本のラスタ走査線フレー
ムパターンの巾よシ小さい。ライン計数器３１がそれに
加わる発振器のパルスを割る除数Ｎの値を、例えば。 ６２５本のラスタ・フレーム線パターンに対する１２う
というＮの値から５２５本のラスタフレーム線パターン
に対する１２１という値のＮにわずかに変更するように
構成できるが、ＣＲＴスクリーンのＸ軸に沿ったラスタ
・パターンの各々の形の長さがラインＤＡ変換器３１１
の利得を変えることなく同じであるように構成するのが
便利である。 フィールドＤＡ変換器５６に必要な二つの必要な総合利
得は、それと関連する比６２５：５２５をもち、補正し
ないと生じる上述したようなラスタ・パターンのひずみ
を補圧するために各ラスタフレーム走査周期を通じての
利得の変化全無視する。 本発明に従う論理手段は幾つかの異なる形をもつことが
できるがフィールド計数器に二つの可能な数のうちの一
つを選択的にロードすることが必要であるから、ＴＶ受
信器がラスタ・フレーム・パターンの二つの形のいずれ
かを自動的に与えるように動作できるべきである。同様
の自動スイッチングが二つの形の音声信号のＴＶ受信器
によって受けられることに関して必要である。 本発明に従う論理手段が三つ以上の形のラスタフレーム
・パターンを自動的に与えることができるようにするこ
とが可能である。 例えば、５２５論理回路１５０及び６２５論理回路１５
２を設けることは本質的ではない。 本発明を上述の扁平スクリーン形ＴＶ受信器以外の型の
ＴＶ受信器に組込むことができる。 ディジタル手段は、ライン計数器フィールド計数器を駆
動する発振器の代りの任意の都合のよい形をもつことが
できる。 ライン計数器もしくはフィールド計数器またはその両方
を等価な手段によって置換えることができる。どちらか
の計数器を等価な混成手段によって置換えるのが便利な
ことがあり、それによってこれらの信号のＭＳＢに対応
する差動ディジタル信号の部分を各計数器段によって発
生し、それによって駆動される各ＤＡ変換器の復号器ｑ
ｇに加え、これらの信号のＬＳＢに対応する差動ディジ
タル信号の残りの部分をシフトレジスタ段によって発生
してそれによって駆動される各ＤＡ変換器の減衰器４５
に加える。 この構成は、論理回路手段がフィールド計数器から受け
る差動形式のディジタル信号で動作しないようなもので
あってもよい。 ＤＡ変換器の出力をのこぎ９波形を発生する積分手段を
介して偏向板に加え、各ＤＡ変換器のアナログ出力がの
こぎり波形に加えるべき必要な補正係数を生じさせる場
合、ＤＡ変換器がそれへの差動ディジタル入力信号で動
作すること及びその入力信号に応じてＤＡ変換器がそれ
から差動アナログ出力を出すことの両方共本質的ではな
い。

【図面の簡単な説明】

第１図は、扁平スクリーン形ＣＲＴ表示装置のブラウン
管（ＣＲＴ）の側面図で、ＣＲＴ容器の側面は、ＣＲＴ
のスクリーン、電子銃アセンブリ及び偏向板を示すため
に省かれており、またＣＲＴ表示装置によって与えられ
るラスタ走査パターンのラスタ・ライン走査に沿って間
隔をあけた点で突当たる電子ビームの経路を示しており
、第２図は、第１図に対応するがＣＲＴの平面図であっ
て、ＣＲＴ容器の前面は、ＣＲＴのスクリーン、電子銃
アセンブリ及び偏向板を示すために省かれており、また
線形部分のこぎ９波形を普通のＣＲＴ表示装置において
加えるように扁平スクリーン形ＣＲＴ表示装置の偏向板
に加える場合に、ＣＲＴスクリーンに生ずるひずんだ截
頭フルート形うスク走査パターンを示しており、 第５図は、本発明によるＣＲＴ表示装置の一つの実施例
のＣＲＴの偏向板に加えるべき偏向信号を発生するため
にＤＡ変換器を駆動するように構成されたディジタル手
段の一つの構成のブロック図であり、この構成は、ＣＲ
Ｔが第１図及び第２図の扁平スクリーン形ＣＲＴから成
るとき、ＣＲＴスクリーンと一致するラスタ走査パター
ンを与えるのに適しており、そのラスタ走査パターンは
、少なくとも事実上第２図に示した截頭フルート形ひず
みを生じ、 第４図は、差動形式でないディジタル入力信号で動作す
るように構成されたいわゆるセグメント分割形ＤＡ変換
器を略図形式で示しており、第５図は、第４図に対応す
るが差動ディジタル入力信号で動作し、その入力信号に
応じてやはりディジタル形式の階段状アナログ出力を与
えることのできるＤＡ変換器の変更形を示し一第６図は
、第５図に対応するが、基準電圧をセグメント分割形Ｄ
Ａ変換器の電流源へ供給するのを示すために再び書いた
構成のものであり、第７図は、適当なりＡ変換器からの
差動アナログ出力をＣＲＴのＹ偏向板に加える回路の回
路図。 第８図、第５図の構成の一つのラインＤＡ変換器の差動
アナログ出力を積分手段の出力１ｃＲＴのＸ偏向板に加
える前に積分手段に加える方法を示すブロック図、 第９図は、ディジタル手段の９ビツト・フィールド計数
器に含まれていると考えられる５１２構成段階に関する
図で、本発明による論理回路手段の動作の仕方を示し、
ＴＶ受信器が放送フィールド同期パルスを検出し、同期
パルスが５２５本または６２５本の標示フレーム線伝送
方式に関係するかどうかを決定するのに応じて、ＴＶ受
信器がそれぞれ２６２／２６うまたは５１２１５１う構
成ラスタ走査線を有する適当な伝送方式に対して必要な
ラスタ・フィールド走査パターンを自動的に与えるよう
に構成されておシ、 第１０図は、第９図の表示に関して上述した論理回路手
段の略図である。

Claims (1)

1. 【特許請求の範囲】 １、　少なくとも二つの伝送方式に従って動作できるＴ
   Ｖ受信器を一方の方式の信号を受けるのに応じて適当な
   方式に従って動作するように変換する回路であって、 前記回路は、各々がラスタ走査線の一端を表わし、一定
   のパルス繰返し速度で与えられる複数のパルスによって
   駆動され、Ｍ構成段を有する計数器を有し、このＭは′
   Ｐ■受信器によって表示されるものでＩ）ｉＪ　ＱＣ二
   つの伝送方式に関連した二つの可能な形のフレームの各
   々を構成する二つの飛越しラスタ・フィールド・パター
   ンの各々にあるラスタ・フィールド走査線の構成数、Ｆ
   及び１−’　（ただしｌｉ’　（ＩＴ”　）のいずれよ
   りも大きく、フィールド同期パルスが各伝送された情報
   フィールドの終りに与えられ−ＴＶ受信器によって与え
   られるべき二つの可能な形のラスタ・フレーム・パター
   ンのいずれかの各ラスタ・フィールドパターンの中心ラ
   スク線が前記計数器の中央、すなわちＭ　／　２番目、
   の段からのディジタル信号に対応し、また 前記回路は、前記計数器の各動作サイクルの前に二つの
   可能な計数Ｒ及びＲ′の一つを選択的に前記計数器にあ
   らかじめロードできる論理回路手段を備え、前記Ｒ及び
   Ｒ′はいＪ−２Ｒ）がＦに等しく、（Ｍ　−２Ｒ’　）
   がＦ′に等しくなるものであり、 前記論理回路手段は、フィールド同期パルスが一つの計
   数器動作サイクル周期の第１の時間間隔内で何時生ずる
   かを検出するように構成された第１の構成部分を備え、
   前記第１の時間間隔が前記計数器の最大の可能な動作サ
   イクル周期の小部分を構成するとともに（Ｍ−Ｒ）番目
   の割数器段に対応する動作サイクル周期内の相対タイミ
   ングの前のＧ番目の計数器段に対応する相対タイミング
   でスタートシて、（Ｍ　’−Ｒ’　）番目の語数器段に
   対応する相対タイミングの後のＩ−Ｉ番目の計数器段に
   対応する相対タイミングで終り、 また前記論理回路手段はまた。フィールド同期パルスか
   に番目の計数器段に対応する相対タイミングに関して何
   時化ずるか全検出するように構成された第２の構成部分
   を備え、前記に番目の計数器段に対応する相対タイミン
   グが、（Ｍ−Ｒ）番目と（Ｍ−ＴＩ′）番目の計数器段
   に対応する相対タイミングの間にあり、動作時には、各
   計数器動作サイクルは、Ｈ番の計数器段で終り、そのと
   きには前記論理手段の第１の構成部分が一つの計数器動
   作サイクル周期の第１の時間間隔内に一つのフィールド
   同期パルスを検出し、それに応じて、Ｒ′という計数を
   前記計数器にそれの次の動作サイクルの前にあらかじめ
   ロードし。 前記論理回路手段の第１の構成部分はまた。 後続のフィールド同期パルスを前記論理回路手段の第１
   の構成部分によって関連の計数器動作サイクル周期の第
   １の時間間隔内にあると検出されるとき、及び前記論理
   回路手段の第２の構成部分が次のフィールド同期パルス
   かに番目の計数器段に対応する相対タイミングのあとで
   あると決定するとき、前記論理回路手段の第２の構成部
   分を使用可能にし、前記論理回路手段は、前記計数器の
   後続の動作サイクルの前及び前記論理回路手段の第２の
   構成部分が、次のフィールド同期パルスかに番目の計数
   器段に対応する相対タイミングの前であると決定すると
   き、Ｋという計数を前記計数器の各後続動作サイクルの
   前に前記計数器にあらかじめロードし続けるように構成
   され。 前記論理回路手段は、前記計数器の各後続動作サイクル
   の前にＲという計数を前記計数器にあらかじめロー（゛
   するように構成されていることを特徴とするテレビジョ
   ン走査基ｑを変換する回路。 ２　前記回路の前記論理回路５手段内で処理される各デ
   ィジタル信号が差動形式のものである特許請求の範囲第
   １項に記載の回路。 ５　Ｍ構成段を有する計数器を備えたディジタル手段が
   設げられ、前記ディジタル手段は、ＤＡ変換器を駆動す
   るディジタル出力信号を与えるように構成され、その出
   力１ん号に応じて前記ＤＡ変換器はそれからの対応する
   アナログ出力の変化を表す関数を発生ずるように構成さ
   れ、一つのＤＡ変換器のアナログ信号はＴＶ受信器のブ
   ラウン管（ｃ　ｒ＜　′ｒ　）のＸ偏向板に加えられて
   各ラスタ走査線を生じさせ。 またもう一つのｌ）Ａ変換器のアナログ出力は、ＣＲＴ
   のＸ偏向板に加えられ、前記刷数器は前記もう一つのＤ
   Ａ変換器にディジタル信号を与えることを特徴とする特
   許請求の範囲第１項または第２項に記載の回１ｔｌ？５
   ゜４、一定のパルス繰返し速度をもち、ライン計数へ送
   られるように構成された出力を有する発振器を備えたデ
   ィジタル手段が設けられ、前記ライン計数器は各ラスク
   ライン走査周期（１）の後にリセットされるように構成
   され、リセット動作に応じて、各ラスタ・フレーム走査
   周期（Ｔ）の後にリセットされるように構成されたＭ構
   成段を有する計数器へ信号を送ることを特徴とする特許
   請求の範囲第１項または第２項または第５項に記載の回
   路。 ５　Ｍ構成段を有する前記計数器がＴＶ受信器によるフ
   ィールド同期パルスの受信時にリセットするように構成
   されていることを特徴とする特許請求の範囲第１項ない
   し第４項のいずれかに記載の回路。 ６　Ｍ構成段を有する前記計数器を備えたディジタル手
   段が設けられ、前記ディジタル手段及び設けられた場合
   のＤＡ変換器が差動形式を有するディジタル信号を処理
   するように構成されていることを特徴とする特許請求の
   範囲第１項ないし第５項のいずれかに記載の回路。 ７、Ｍ構成段を有する前記計数器の一部分に等価なシフ
   ト・レジスタを設けられていることを特徴とする特許請
   求の範囲第１項ないし第６項に記載の回路。 ８、Ｍが２Ｆより小さいように構成されていることを特
   徴とする特許請求の範囲第１項がいし第７項のいずれか
   に記載の回路。 ９、２ＧがＭより大きいように構成されていることを特
   徴とする特許請求の範囲第１項ないし第８項のいずれか
   に記載の回路。 １０、Ｍが５１２で、Ｆが２６２／２６うで、Ｆ′が３
   １２１５１３で、Ｒが１００で、Ｒ′が１２５であるよ
   うに構成されていることを特徴とする特許請求の範囲第
   １項ないし第９項のいずれかに記載の回路。 ＩＬ　前記広巾窓が前記計数器の１０６段に対応するこ
   とを特徴とする特許請求の範囲第１項ないし第１０項の
   いずれかに記載の回路。