JPS6084544A - 縮小投影式露光装置 - Google Patents
縮小投影式露光装置Info
- Publication number
- JPS6084544A JPS6084544A JP58193037A JP19303783A JPS6084544A JP S6084544 A JPS6084544 A JP S6084544A JP 58193037 A JP58193037 A JP 58193037A JP 19303783 A JP19303783 A JP 19303783A JP S6084544 A JPS6084544 A JP S6084544A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- reticle
- exposure
- mechanisms
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70733—Handling masks and workpieces, e.g. exchange of workpiece or mask, transport of workpiece or mask
- G03F7/7075—Handling workpieces outside exposure position, e.g. SMIF box
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術の分野〕
本発明は縮小投影式露光装置に関するものである。
最近の高集積度半導体デバイスの製造工程に使用される
露光装置、特にウェハー一枚の処理時間が長い縮小投影
式露光装置においては、単位時間当りの処理枚数が非常
に重要なものとなっている。
露光装置、特にウェハー一枚の処理時間が長い縮小投影
式露光装置においては、単位時間当りの処理枚数が非常
に重要なものとなっている。
又縮小投影式露光装置は近年とみに複雑化しており、露
光エリア近辺に備えられた種々の機構により、露光エリ
アが制限され、従来の円又は正方形の露光エリアを長方
形の露光エリアに設計変更せざるを得ない装置も出現し
ている。
光エリア近辺に備えられた種々の機構により、露光エリ
アが制限され、従来の円又は正方形の露光エリアを長方
形の露光エリアに設計変更せざるを得ない装置も出現し
ている。
縮小投影式露光装置において、正確な位置合せに先立っ
て行う粗い位置合せ用のプリアライメント機構にはウェ
ハーのオリエンテーションフラットを光センサーで感知
する方式や、オリエンテーションフラットを基準面に押
し当ててプリアラインメントする方式等がある。従来、
このプリアライメント機構において、チップ配列の基準
となるオリエンテーションフラット検出機構は１つテア
った。そのため、レティクル上のチップ配列が一義的に
決められてしまい、露光エリアが長方形である場合、レ
ティクル上のチップ配列を９０度回転させた方がレティ
クル上により多く多面性することができるような場合で
も、ウェハーの結晶面上の制約によりレティクル上のチ
ップ配列を変更することは不可能であった。
て行う粗い位置合せ用のプリアライメント機構にはウェ
ハーのオリエンテーションフラットを光センサーで感知
する方式や、オリエンテーションフラットを基準面に押
し当ててプリアラインメントする方式等がある。従来、
このプリアライメント機構において、チップ配列の基準
となるオリエンテーションフラット検出機構は１つテア
った。そのため、レティクル上のチップ配列が一義的に
決められてしまい、露光エリアが長方形である場合、レ
ティクル上のチップ配列を９０度回転させた方がレティ
クル上により多く多面性することができるような場合で
も、ウェハーの結晶面上の制約によりレティクル上のチ
ップ配列を変更することは不可能であった。
本発明は上述の欠点を除去するもので、ウェハーの結晶
面の制約を排し、マスク又はレティクル上のチップ配列
に自由度をもたせ、レティクル上に露光エリアを最大に
利用してチップを面付けすることを可能にし、露光装置
の単位時間当りの処理枚数を向上させる縮小投影式露光
装置を提供するものである。
面の制約を排し、マスク又はレティクル上のチップ配列
に自由度をもたせ、レティクル上に露光エリアを最大に
利用してチップを面付けすることを可能にし、露光装置
の単位時間当りの処理枚数を向上させる縮小投影式露光
装置を提供するものである。
本発明は露光レティクルと、ホトレジストを被覆した半
導体基板とを位置合せして露光等を行う縮小投影式露光
装置において、正確な位置合せに先、立って行う粗い位
置合せ用のプリアライメント機構にウェハーのオリエン
テーションフラット検出機構を複数個備えたことを特徴
とする縮小投影式露光装置である。
導体基板とを位置合せして露光等を行う縮小投影式露光
装置において、正確な位置合せに先、立って行う粗い位
置合せ用のプリアライメント機構にウェハーのオリエン
テーションフラット検出機構を複数個備えたことを特徴
とする縮小投影式露光装置である。
以下、本発明の一実施例を図により説明する。
まず、本発明装置を説明する前に従来装置について説明
する。
する。
第１図は露光エリアが正方形の場合の説明図である。露
光エリア１が正方形の場合、チップ２が３チップ面付可
能である。
光エリア１が正方形の場合、チップ２が３チップ面付可
能である。
第２図は従来装置を示す図であり、この図では露光エリ
ア５が長方形になっている。この場合プリアライメント
機構７のオリエンテーション検出機構８が１つであるた
め、レティクル上のチップ配列６は前述のようにウェハ
ーのオリエンテーションフラット機構８を基準として上
下方向に一義的に決まってしまうのである。
ア５が長方形になっている。この場合プリアライメント
機構７のオリエンテーション検出機構８が１つであるた
め、レティクル上のチップ配列６は前述のようにウェハ
ーのオリエンテーションフラット機構８を基準として上
下方向に一義的に決まってしまうのである。
本発明による実施例を第３図に示す。図においテ、ウェ
ハーのオリエンテーションフラット検出機構１３に加え
て、これと直角な向きでウェハーのオリエンテーション
フラット検出機構１２をプリアライメント機構１１に備
えたものである。尚、ウェハーのオリエンテーションフ
ラット検出機構の数は実施例のものに限定されるもので
ない。しだがって、本発明によれば、２つのオリエンテ
ーションフラット検出機構１２．１３に基づきレティク
ル上のチップ配列１０を縦横の二方向に配置することが
可能になり、露光エリア９内に最大数のチップを配列で
きる。これにより、レティクル上のチップ配列１０を第
２図に比べて増加させることができ、かつ、ウェハーの
結晶面に対するチップ配列を第１図、第２図と全く同じ
にできる。
ハーのオリエンテーションフラット検出機構１３に加え
て、これと直角な向きでウェハーのオリエンテーション
フラット検出機構１２をプリアライメント機構１１に備
えたものである。尚、ウェハーのオリエンテーションフ
ラット検出機構の数は実施例のものに限定されるもので
ない。しだがって、本発明によれば、２つのオリエンテ
ーションフラット検出機構１２．１３に基づきレティク
ル上のチップ配列１０を縦横の二方向に配置することが
可能になり、露光エリア９内に最大数のチップを配列で
きる。これにより、レティクル上のチップ配列１０を第
２図に比べて増加させることができ、かつ、ウェハーの
結晶面に対するチップ配列を第１図、第２図と全く同じ
にできる。
以上のように本発明によれば、露光エリアを最大に活用
してチップ形状に合わせてレティクル上に最大数のチッ
プを配列することができ、露光装置の単位時間当りの処
理枚数を飛躍的に向上させることができる効果を有する
ものである。
してチップ形状に合わせてレティクル上に最大数のチッ
プを配列することができ、露光装置の単位時間当りの処
理枚数を飛躍的に向上させることができる効果を有する
ものである。
第１、第２図は従来の装置を示す構成図であり、第３図
は本発明の実施例を示す構成図である。 尚、図において、１，５．９・・・露光エリア、２ 、
６．１０・・・レティクル上のチップ、３ 、７．１１
・・・プリアライメント機Ｗ、 ４，８，１２．１３・
・・オリエンテーションフラット検出機構である。
は本発明の実施例を示す構成図である。 尚、図において、１，５．９・・・露光エリア、２ 、
６．１０・・・レティクル上のチップ、３ 、７．１１
・・・プリアライメント機Ｗ、 ４，８，１２．１３・
・・オリエンテーションフラット検出機構である。
Claims (1)
- （１）露光レティクルと、ホトレジストを被覆した半導
体基板とを位置合せして露光等を行なう縮小投影式露光
装置において、正確な位置合せに先だって行う粗い位置
合せ用のプリアラインメント装置に複数個のウェハーの
オリエンテーションフラット検出機構を具備したことを
特徴とする縮小投影式露光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58193037A JPS6084544A (ja) | 1983-10-15 | 1983-10-15 | 縮小投影式露光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58193037A JPS6084544A (ja) | 1983-10-15 | 1983-10-15 | 縮小投影式露光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6084544A true JPS6084544A (ja) | 1985-05-13 |
Family
ID=16301110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58193037A Pending JPS6084544A (ja) | 1983-10-15 | 1983-10-15 | 縮小投影式露光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6084544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220246997A1 (en) * | 2021-02-03 | 2022-08-04 | Zhijun PENG | Ultrasonic solid-state lithium battery with built-in ultrasonic vibrating effect |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412568A (en) * | 1977-06-29 | 1979-01-30 | Sanyo Electric Co Ltd | Aligning method of semiconductor wafers |
-
1983
- 1983-10-15 JP JP58193037A patent/JPS6084544A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412568A (en) * | 1977-06-29 | 1979-01-30 | Sanyo Electric Co Ltd | Aligning method of semiconductor wafers |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220246997A1 (en) * | 2021-02-03 | 2022-08-04 | Zhijun PENG | Ultrasonic solid-state lithium battery with built-in ultrasonic vibrating effect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6218200B1 (en) | Multi-layer registration control for photolithography processes | |
| US5786267A (en) | Method of making a semiconductor wafer with alignment marks | |
| US7316935B1 (en) | Reticle for layout modification of wafer test structure areas | |
| JP3402750B2 (ja) | 位置合わせ方法及びそれを用いた素子の製造方法 | |
| US6861186B1 (en) | Method for backside alignment of photo-processes using standard front side alignment tools | |
| US6329700B1 (en) | Semiconductor wafer and semiconductor device | |
| US20050248754A1 (en) | Wafer aligner with WEE (water edge exposure) function | |
| JPS6084544A (ja) | 縮小投影式露光装置 | |
| JPS61168227A (ja) | 微細パタ−ン露光用基板及び微細パタ−ン露光装置 | |
| JPS60109228A (ja) | 投影露光装置 | |
| JPH01251631A (ja) | ウェハ | |
| CN112965349A (zh) | 晶圆对准方法及晶圆双面测量系统 | |
| JP2000306822A (ja) | 半導体装置の製造方法 | |
| US7107562B2 (en) | Method and apparatus for the arrangement of contact-making elements of components of an integrated circuit, computer-readable storage medium and program element | |
| JPH1197342A (ja) | 位置合わせ方法 | |
| JPH1197327A (ja) | 露光装置のマスク取付機構 | |
| JPH01191416A (ja) | パターン形成方法 | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 | |
| US20230238358A1 (en) | Stacking of integrated circuit dies | |
| CN110286565B (zh) | Opc建模装置及其形成方法、opc建模方法 | |
| JPH0387013A (ja) | 半導体装置の製造方法 | |
| JP2001249462A (ja) | 露光装置 | |
| JPS60224224A (ja) | マスクアライメント方法 | |
| JP2909053B2 (ja) | 投影露光装置 | |
| JPH021110A (ja) | 露光用マスク及び露光方法 |