JPS6083998A - 電子楽器の発音割当て装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 この発明は電子楽器の発音割当て装置に関する１゜従来
技術 鍵の総数よりも少数の楽音発生チートンネルを具備し、
押圧された鍵を倒れかのナートン不ルに割当てて発音さ
せるチャンネル割当て方式の電子楽器においては、通常
、各チキンオルに割当てられた鍵を表わすキーコードを
記憶するための手段（キーコードメモリ）を−組だけ具
えて」５す、このキーコードメモリの出力を楽音発生手
段に供給するようになっている。このようなりＣ来の電
」−楽器において、全チャンネルが発音中のときにＸ）
またな押鍵があった場合、トランケ−１・処理によって
、最も離鍵時点か古い鍵の割当てを解消し、そのチャン
ネルに新たな押鍵に関わる鍵を割当てるようにしている
。すなわち、キーコーｉ・メモリにおいて、最も離鍵時
点が古いキーコートを記憶しているチャンネルに関して
その記憶内容を新たな押鍵に関わる牛−コートｔこ書替
えるよう？こしている。該当チャンネルにおける記憶キ
ーコートの変化を示すと第１図（ａ）のようである。こ
の場合、該当チャンネルにおける振幅エンベロープは第
１図（１））又は（ｃ）のように切換えることが考えら
れる。（ｂ）の場合は、前音のディケイエンへロープの
途中から新音のアクツクエンへロープが立上るので、新
音に十分なアクツク感か感じられなくなるという欠点が
ある。

（Ｃ）の場合は、前音のディケイエンへロープを途中で
クリアし、新音のアクツクエンベロープが最初から立上
るようにしているので、アクツク感は十分であるか、前
音をクリアしたときにクリック音が発生ずるという欠点
がある。

発明の目的 この発明は上述の点に鑑みてなされたもので、前音を直
ちに消去して同じチャンｒルて新−高を立上らせなけれ
ばならないような場合（ζ、楽音発生手段の側で前音に
対してタンプ［エン・・１ノーブを伺与する（その結果
上述のようなりリック）゛１カ性しないようにする）こ
♂かてきる５−エンうｒ」：　１１．５量的余裕をもた
せて割当で処理を行うよ・）１（−した電子楽器の発音
割当て装置を提供しよう吉するものである。

発明の概要 この発明の発音割当て装置は、新たな押圧鍵を何れかの
チャンネルに割当てるへきことが決定したとき、この割
当て決定に従っ−Ｃ該押圧鍵の鍵情１１　（−１−−コ
−１−’　）を割当て決定されたチャンネル？こ対応し
て記憶する第１の記憶手段と、割判で決定がなされたと
き、所定の計１１．’ｊ動作を行うタイマ手段と、この
タイマ手段にょるツタ１定の謂１時動作が終了したとき
、第１の記憶手段に記憶された押圧鍵の鍵情報を前記割
当て決定されたリーヤンネルに対応して転送記憶する第
２の記憶手段とを具え、第２の記憶手段に記憶された鍵
情報を各Ｊ−トンネルに対応する楽音発生手段？ζ供給
ず乙よう？こしなものである。割当て決定がなされたと
きから第２の記憶手段に押圧鍵の情報か記憶されるまで
には所定の時間遅れが設定される。従って、楽音発・生
手段の側ではその間に前音の振幅エンベロープをタンプ
（急速減衰）させることができる。そのようなダンプ制
御のために、前記タイマ手段で所定の開時動作を行うと
きに、割当て決定されたチ・ヤンネルに対応してダンプ
信号を発音割当て装置の側から出力し、楽音発生手段に
供給するようにするとよい。

実施例 第２図はこの発明を実施した電子楽器の一例を示すブロ
ック図であり、キースイッチマトリクス１０は、楽音を
選択するための複数の鍵に関連するキースイッチを７１
−リクス状に配列して成るものである。合鍵の押鍵又は
離鍵を検出するための押鍵検出手段として、キースキャ
ン回路１１とカウンタ１２が設けられている。カウンタ
１２はタイミング信号発生回路１６から与えられるタイ
ミンク信号Ｃ）Ｉ７をカラン１−クロックとして用いて
規則的にカウント動作を行−’）　、　＝ｌ−１−スー
１−ヤン回路１１はカウンタ１２のカウント出力？こ応
じてキースイッチマトリクス１０の各−１−一一スイノ
チを走査するものであり、カウント出力の１：：　ｆｊ
ン’、　（又は下位）所定ビットをデコードして一旨−
スイノＩ−１′トリクス１０の入力に与え、該７トリタ
／、１ｏの出力をカウント出力の下位（又は」−位））
夕ｒ定ヒツトに応じてマルチブレクスし、１１４分割分
割化されたキーデータＩ（ＴＤＭを出ツＪする。、カウ
ンタ１２０カウント出力は現在走査中の鍵を示すキーコ
ードとしても利用される。このキーコートはノートコー
ドＮ１〜Ｎ４とオクタ−フコ−１・１３１〜１３３♂が
ら成る。

チャンネルプロセンサ１４４；ｌｏ、１・−ンジェネレ
ータ１５に備わっている複数の楽塙発生チャンネルに押
圧鍵の発音を割当てるためのものであり、新たな押圧鍵
をどのチャンネルに割当てるべきかを決定する割当て制
御手段１６と、この割当て決定に従って該押圧鍵のキー
ニｉ−１・を割当て決定されたチャンネルに対応して記
憶する第１のキーコ−ドメモリ１７と、割当て制御手段
１６によって割当て決定がなされたとき、所定の計時動
作を行うタイマ回路１９と、このタイマ回路１９による
所定時間の計時が終了したとき、第１のキーコードメモ
リ１７に記憶されたキーコードを割当て決定されたチャ
ンネルに対応して記憶する第２のキーコードメモリ１８
とを含んでいる。割当て制御手段１６は）・ラング−１
−回路２０を含んでおり、このＩ−ランケート回路２０
は、最も早く離鍵された鍵が割当てられているチャンネ
ルを検出し、このチャンネルをトランケートチャンネル
さして指定する。トランケートチャンネル出は、このチ
ャンネルの古い割当てを解消し、新たな押圧鍵の割当て
に使用してもよいチャンネルであることを意味する。

チャンネルプロセッサ１４において、各チャンネルに関
する処理は所定の時分割タイミングに従って行われる。

チャンネル数か８であるとすると、チャンネルクロック
パルスφ、Ｘに従って第３図に示すように各チャンネル
Ｏ〜７の時分割タイミンクが設定される。クイミンクイ
旧シしＣＩ［０はチ４・ンネルＯのタイムスロノｌ−に
同期したパルスであり、タイミング信号ＣＨ７はチャン
ネル７のタイムスロットに同期したパルスである。この
タイミンク信号ＣＨ７は前述の通り；１−−−スー１−
ヤン用のカウンタ１２のカラン１−クロックとして利用
されるようになっており、その立下りクイミンつてカウ
ントが行われる。従って、時分割多■化Ａ−−データＫ
ＴＤＭの１キ一分のデーク送出Ｉ１．ｌＪ間幅ｋｌクイ
ミンク信号ＣＨ７の１周期即ちチートンイルＯから７ま
での時分割チャンネルクイミンク１巡サイクル時間に対
応し、これを１キー　タイムとい・うことにする。キー
クロックパルスφＡ１１．１．１　タイムの周期を持ち
、チャンネルＯのタイツ、ス１１ノドで立上り、チャン
ネル７のクイｌ、スト１ンドＣ立下るものである。これ
らのクロックパルスφα、φ４及びタイミング信号ＣＨ
Ｏ、ＣＩ１７６；ｊクイミンク信号発生回路１６で発生
され、−ｆ−１−ン沖しブロセノサ１４及びその他の回
路に与えられる。一方、キースキャン用のカウンタ１２
の最上位ヒノｈからのキャリイアウド信号ＣＯがタイミ
ンク信号発生回路１３に与えられており、該回路１３の
内部ではこの信号ＣＯの発生回数をカウントするように
なっている。鍵走査の１周期が終了する毎にキャリイア
ウド信号ＣＯが発生し、回路１３ではこの信号ＣＯをカ
ウントし、鍵走査の４周期（これに限定されるものでは
ない）毎に１キ一タイム幅のキーオフ検査信号Ｘを発生
する。この鍵走査４周期毎に発生されるキーオフ検査信
号Ｘは、キースイッチのチャタリンクを除去してキーオ
フを検出するためにチャンネルプロセッサ１４て利用さ
れる。また、タイミンク信号発生回路１６からは例えば
約４ｍｓ周期のクロックパルスＰ。３ｙが発生され、こ
れかタイマ回路１９における時間カウントのクロックパ
ルスとして利用される。

第２のキーコードメモリ１８に記憶された各チャンネル
の割当て済みキーコー１−がトーンジェネレータ１５に
供給される。１・−ンシェネレータ１５ては、与えられ
たキーコートに基き各チャンネル毎に独立に楽音信号を
発生する。また、各チャンネルに割当てられた鍵が押鍵
中であるか又は離鍵されたかを示すキーオン信号Ｋ　Ｏ
Ｎかナヤンネルブロセッサ１４からエンベローフパソエ
不レーク２１に与えられる。更に、チャン不ルブ１フセ
ノサ１４は、タイマ回路１９が所定の泪１１ｉ’ｌ動作
を行っている間に、割当て決定されたチャンネルに対応
してダンプ信号ＤＭＰを出力し、エン・飄１クープ″ン
エ不レー１２１に与える。エン・＼１ｊ・−ゾシエ不レ
ータ２１は、各チャンネルのキーオン信号Ｋ　ＯＮに基
きアタック、サスティン、ティケイ等の特性を持つエン
ベロープ波形信号を各チートンイル旬に独立に発生し、
かつ、ダンプ信号Ｄ　Ｍ　ｌ）か鳥えられたときはその
チャンネルに関するティゲイ」−ン・＼ロープ波形をタ
ンプ波形（急速減衰波形）に切換えてエンベロープを急
速減衰さぜる。１−−−ンジヱ不レータ１５とエンベロ
ーブジエネｌ／　−タ２１の出力は乗算器２２に与えら
れ、各チャンオル毎に独立に（例えば時分割で）楽音信
号に対してエンベロープ波形が付与される。タンプ制御
を含むエンベロープ制御の一例を示すと、第４図のよう
である。

すなわち、成るチャンネルのキーオン信号ＫＯＮが’　
ｉ　”　（押鍵を示す）に立上ると、そのチャンネルの
エンベロープ波形がアタック特性で立上り、やがて一定
のサスティンレベルを維持し、その後キーオン信号ＫＯ
ＮかＯ″′（離鍵を示す）に立下ると、ディケイ特性で
そのエンベロープ波形か徐々に減衰する。そして、その
チャンネル？と関してタンプ信号ＤＭＰが与えられると
、ディケイ途中からタンプ波形に切換わり、急速減衰す
る。

チャンネルプロセッサ１４では、割当て決定したとき第
１のロードパルスＬＯＡＤ１を発生し、これに応じて第
１のキーコードメモリ１７に新たなキーコードを記憶す
る。そして、この割当て決定に応じてタイマ回１＠１９
の計時を開始し、所定時間の計時が終了したとき第２の
ロートパルスＬＯＡＤ２を発生して第１のキーコードメ
モリ１７に記憶した新たなキーコードを第２のキーコー
ドメモリ１８に転送記憶する。従って、タイマ計時動作
中に発生されるダンプ信号ＤＭＰは、第１のロードパル
スＬＯＡＤ　ｉと第２のｌ］−１−パルスＬＯＡＤ２の
間で発生されることになり、この間ては新たな押圧鍵の
キーコートは第１の−１−一コードメモリ１７には記憶
されているか第２のキーコートメモリ１８には記憶され
ていない１、すなわち、タンプ制御が行われている間は
、ｊ・−ンジェネレータ１５では第２のキーコードメモ
リ１８に記憶されている古い割当てに係るキーコートに
基き楽音信号を発生し、これにより、それまで減衰売高
していた古い割当て音を急速減衰さぜるこみができる。

新たな割当てに係るキーコート（、［、第２のロードパ
ルス モリ１８に記憶され、これに基き１・−ンジェネレータ
１５の当該チャンネルでは新たな割当てに係る楽音信号
を発生し、同時にエン・＼ＩＩーブ波形はアタック特性
で立上る。こうして、タンプ制御（成る程度のカーブを
持つ急速減衰）によってクリック音を生じさせることな
く前−痛を消去することができ、かつ、新音を十分なア
タック感を伴って立上らせるこさができる。尚、前）°
１のダンプが開始したとき（　ＬＯＡＤ　１の発生時）
から新音が立上るとき（ＬＯＡＤ２の発生時）までの時
間（つまりタイマ動作時間）はタイマ回路１９によって
定まり、実際のダンプ制御に要する時間の長短出は無関
係である。従っ“て、どのような時間長のタンプ制御に
も対応し得るように、タイマ回路１９の動作時間は、予
想される最長タンプ時間をカバーし得る時間に設定する
。のかよい。

第２図において、乗算器２２から出力されたエン・＼ロ
ープ付与済みの各チャンネル毎の楽音信号はアキュムレ
ータ２３に与えられ、全チャンネルの楽音信号が加算さ
れる。アキュムレータ２６の出力はディソタル／アナロ
ク変換器２４に与えられてアナロク変換され、最終的に
サウンドシステム２５に至る。

第５図〜第７図はチャンネルプロセッサ１４の一例を示
す詳細回路図であり、第５図はトランケート回路２０と
タイマ回路１９を除くチャンネルプロセッサ１４の主要
部を示すもの、第６図はＩ・ラング−１−回路２０を示
すもの、第７図はタイマ回路１９を示すものである。図
において，Ｄαと表示されたブロックはチャンネルクロ
ックパルスφαによって制御される遅延フリノブフ１コ
ツプであり、Ｄα×８と表示されたブＩノックはＤαの
遅延フリップフロップが８個直列接続されたもの即ち８
ステージのシフトレジスタである１，また、ＤＡと表示
されたブロックはキークｌ：Ｉー１クバルスφＡによっ
て制御される遅延フリノヅソ１１ンゾである。

第５図において、キーコードメモリソＩＪンク２６は第
１及び第２のキーツー１〜メモリ１７，１８を含むもの
で、キーコードの各ヒｙ１・Ｎ１〜Ｎ４。

Ｂ１〜Ｂ６に対応するブ１コック２６ー１乃至２６−７
から成る。各ブロック２６−１乃−’ｆ２６−７は同一
構成であるため、ピッ］・Ｎ１に対応するブロック２６
−１のみ詳細を示し、他は省略する。

ブロック２６−１において、チートンネルクロックパル
スφαによってシフト制御される８ステージ／１ヒツト
のシフトレジスタ１７−・１は第１σル１−−コードメ
モリ１７の一部を成すもので、アント回路２７を介して
取り込んだ＝ｌ＝　−、−　二．ｔ−１−の所定ヒノド
Ｎ１を８チヤンネルタイムスロツト遅延し、アンド回路
２８及びオア回路２９を介してホールドする。同じく８
ステージ／１ビツトのシフトレジスタ１８−１は第２の
キーコードメモリ１８の一部を成すもので、アンド回ｆ
Ｒ５３０を介して第」のシフＩ・レジスタ１７−１から
取り込んだデータを８チヤンネルタイムスロツト遅延し
、アンド回路６１及びオア回路６２を介してホールドす
る。

こうして、シフ［−レジスタ１７−１．１８−１では各
チャンネルに対応するキーコードデータ（Ｎ１）を各チ
ャンネルの時分割タイミンクに対応して動的に記憶する
。

シフトレジスタ６６はタンプ信号ＤＭＰを各チャンネル
に対応して記憶するものである。シフトレジスタ６４は
キーオン信号ＫＯＮを各チャンネルに対応して記憶する
ものである。シフトレジスタ３５はキーオフ検査信号Ｘ
の１周期の間で各チャンネルの・１・−オン信号を一時
的に記憶するものである。

比較器６６は、カウンタ１２（第２図）から鍵走査に対
応して与えられたキ一二ｌ・−１−Ｎｌ−Ｎ４゜Ｂ１〜
Ｂ３ｃ！：第１のキーコートメモ１）１７１こ記憶され
ている各チャンネルのキー−−Ｊ−１−とを比較するも
のであり、カウンタ１２から与えら右、たキーコードの
各ビットがＡ入力に力えらり、、各キーコ〜トメモリブ
ロック２６−１乃至２６−７内の第１のシフトレジスタ
１７−１から出力された一１゛、−コードの各ビットが
Ｂ入力に力えらイア、る、７第：３図を参照して説明し
たように、］、　］＝１−−−−タイノは８チトンネル
タイムスロソトにイ・ｎ当するノごめ、現在走査中の鍵
を示す１鍵分のキーコー　１・かカウンタ１２から供給
される間に第１のキー二１−トメー＋−リ１７に動的に
記憶された各チャンイ、ルの、）−−−−二１−１−が
１巡する。比較器３６は両人力Δ、Ｈに加わる＝１−−
コー１−が一致したさき信−号°′１″′を出力し、ア
ンド回路３７に与える。従って、現在走査中の鍵が既に
何れかのチャンネルに割当て済みである場合は、その鍵
が割当てられているチートン了ルの時分割タイミンクで
比較器３６の出力４Ｉ慢じ・かＪ″となる。アンド回路
３７の他の人力ζζζ、ｌ、−ドースキャン回路１１（
第２図）から与えられる時分割多重化キーデータＫＴＤ
Ｍとキーオン信号記憶用のシフ）・レジスタ６４の出力
Ｋ　ＯＮ’が加わる。

従って、現在走査中の鍵が鍵盤で現に押鍵中てあり（Ｋ
ＴＤＭか’］”）、かつ、その鍵が成るチャンネルに割
当て済みてあり（比較器３６の出力が”　１　″）　、
かつ、そのチャンネルに割当てられた鍵が押鍵中である
ことが既に記憶されている（ＫＯＮ’か１′）、という
３条件が成立したときアン］・回路６７から信号”　１
　”を出力する。

アント回路３７の出力はオア回路６８を介して遅延フリ
ップフロップ３９に加わり、アンド回路４０を介して該
遅延フリップフロップ６９てホールトされる。遅延フリ
ップフロップ６９の出力はランチ回路４１に入力され、
チャンネル０のタイミング信号ＣＨ［ｌの立上りでラッ
チされる。同時にタイミング信号Ｇ　ＨＱによってアン
Ｉ・回路４０が不能化され、遅延フリップフロップ３９
がクリつ′される。こうしてラッチ回路４１は、成る鍵
走査タイミンクに対応する鍵が押鍵中でありかつそれが
何れかのチャンネルに既に割当てられている場合、その
鍵走査タイミングの次の鍵走査タイミング（エキ−タイ
ム）の間借ｊｙ　＋１　、“′を保持する。

ラッチ回路４１の出力はノーノ′回路４２て反転され、
アンド回路４６にカ１開る。勺′ント回路４６の他の入
力には遅延フリノブソＩ＋　−）　’／”　４４て１キ
ータイム遅延されたキマデークＫ　Ｔ　ｌ）　Ｍ　（！
：ソフｌ−レ７スタ６４の出力ＫＯＮ’をインハーク４
５て反転した信号及びトランヶ−１・回路２ｏがらのト
ランケー１へチャンネル信号Ｔ　ＲＣが鳥えられる。１
−ランケートチャンネル信号Ｔ１ζＣζ、１、後述のよ
うに、最も早く離鍵された鍵が割当てられているチャン
ネル（即チトランヶート一〕−トンネル）のＵ、ｌ１分
割タイムスロノ１−に同期して′じとなる信号である。

遅延フリソブフｒコンブ４４は、比）咬器３６の比較結
果に対応するデータ（：１比較栓１１−）た鍵走査タイ
ミンクの１キータイｌ、後に一ツノ１″−回路４１から
出力されるようになっているため、１−−−データＫＴ
ＤＭのタイミンクをこの１１．５間遅れ分（１４−一り
イム遅れ）に合わせるために設置：Ｊ’　ｌｒ、　Ｊ”
ｌだものである。

未だどのチャンネルにも割当てられていない鍵が新たに
押圧されたとき、その鍵の走査タイミンクでキーデータ
ＫＴＤＭが“１″となるが、比較器３６の出力は一度も
“１″とならないため、アンド回路３７の条件は成立せ
ず、その次の１キータイムの間ランチ回路４１は＋１０
　＋＋を出力し、ノア回路４２の信号が１″となる。こ
のとき１キータイム遅延されたキーデータＫＴＤＭの“
１″かアンド回路４６に加わる。ソフトレジスタ３４の
出力ＫＯＮ’は、既に離鍵状態となっているチャンネル
のタイムスロットてＯ″となるので、インバータ４５の
出力は離鍵チャンネルのタイムスロノｊ・で°“１″と
なる。従って、新たな鍵が押圧されたとき、離鍵状態と
なっているチャンネルのうちトランケー；・チャンネル
信号ＴＲＣによって指定されたチャンネルのタイムス四
ノドでアンド回路４３０条件が成立し、第１のロートパ
ルスＬＯＡＤＩとして信号ＩＩ　Ｉ　ＩＴが該アンｌ−
回路４６から出力される。このアンド回路４６の出力゛
１′”はオア回路４６、アンド回路４７を介して遅延フ
リップフロップ４８に記憶される。）　ｊｆ＋ｌｔノリ
ノブフロップ４８の出力はノア回路４２に加わる。１従
って、１つのチャンネルに対応して−Ｊ′ンド回路４３
０条件が一旦成立すると、その次び）リドン゛、？、　
Ｊレタイムスロットでは遅延フリンブフ１１．７’ノ゛
４８の出力が°１″となり、ノア回路４２の出力を′Ｏ
″にし、アンド回路４６を不能化する５、こ・うして、
ロードパルスＬＯＡＤ１は１つの−ｆ−トンネルに対応
して１度だけ発生される。尚、仔延フリ７ブソロノプ４
８の記憶は、タイミンクイ６′ＴじＣＨ７によってアン
ド回路４７を不能化するこ吉によりチャンネルタイミン
ク１巡の最後てクリアされる。以上のようにして、新た
な押圧鍵をとの千ヤノイ豐しに割当てるべきかが決定さ
Ａ１．、決シｊ４されたチャンネルのタイミングで第１
の１コー　ドバルスＬ　ＯＡ　Ｄｌが１度だけ発生され
る。

第１のロードパルスＬ　ＯＡ　ｌ）　１　ｉ：Ｉ、各−
１−一コートメモリブロック２６−１乃至２６−７の第
１のシフトレジスタ１７−１１こキーニＪ−１・の各に
ノドデ−タ れる。各ブロック２６ー１乃至２６−７のアンド回路２
７には、キースキャン用のカウンタ１２から与えられた
キーコー１−の各ヒツトＮ１〜Ｎ４。

Ｂ１〜Ｂ３が遅延フリップフロップ４９を介して夫々入
力される。この遅延フリップフロップ４９は４４と同様
にラッチ回路４１の出力タイミンクに合わせるためにキ
ーコードＮ１〜Ｎ４，Ｂ１〜Ｂ３を１キータイム遅延す
るものである。従って、新たな押圧鍵を割当てるへきこ
とか決定したチャンネルに対応して第１のロードパルス
ＬＯＡＤ　１か発生すると、その新押圧鍵のキーコード
Ｎ１〜Ｎ４．１〜Ｂ６が各キーコードメモリフロンク２
６ー１乃至２６−７内の第１のシフトレシスク１　７ｉ
　（第１のキーコードメモリ１７）に夫々取り込まれる
。なお、第１のロードパルスＬＯＡＤ１をインバータ５
０で反転した信号ｎ　Ｏ　＋＋が第１のシフ１〜レジス
タ１７−１のホールド用アン１−回路２８に入力される
ようになっており、ロートパルスＬＯＡＤ　１の発生時
に佑い割当てテークがクリアされる。ロードパルスＬＯ
ＡＤ１の非発生時はインバータ５０の出力は１°′てあ
り、ボールド用アンド回路２８が可能化され、７フ１−
レジスタ１７−１に取込まれた新たな押圧鍵の割当てデ
ータが循環保持される。

第１のロードパルスＬ　Ｏ　Ａ　Ｄ　１　１Ｊ、オア回
路５１を介してダンプ信号記憶用のシーノド１／ンスタ
６３にも与えられる。このシフトレシスク３６のＡｕ　
終ステージの出力信号かタンプ（、ｉシ，ｊＩ）　Ｍ　
Ｉ）として出力されると共にアンド回路５２を介してボ
ールドされる。また、第１のロードパルスＬ　Ｏ　Ａ　
Ｄ　ｉは、オア回路５６を介してキーオン記憶用のシフ
トレジスタ６４にも与えられる。このシー７１−レジス
タ６４の最終ステージの出力信号かつ′ント回路５４を
介してキーオン信号ＫＯＮとして出力される古共にアン
ド回路５５を介してボールドされる。アンド回路５４の
他の入力にはダンプ信号ＤＭＰをインバータ５６で反転
した信号が力えら１１，ている。

シフトレジスタ３４から出力される−１−オン信号ＫＯ
Ｎ’はダンプ信号Ｄ　Ｍ　Ｉ）に対応して°′ｌ″に立
上るが、タンプ信号ＤＭＰの発生中はアンド回路５４を
不能化することにより、エンベロープジエネレーク２１
に与えるべきキーオン信号ＫＯＮは１″に立上らないよ
うにしている。これは、タンプ信号ＤＭＰの発生中は、
第２のキーコードメモリ１８（シフトレジスタ１８〜１
）にまた新たな押圧鍵のキーコードが記憶されていない
ためである。

シフＩ・レジスタ６３から出力されたダンプ信号ＤＭＰ
は第７図のタイマ回路１９に与えられる。

タイマ回路１９は２ヒントの加算器５７（ｌ！：シフト
レジスタ５８．５９により２ピツＩ・のバイナリカウン
タを構成しており、各チャンネル毎に独立に（時分割で
）カウント動作が可能となっている。

加算器５７とシフトレジスタ５８．’５９の間に設けら
れたアンド回路６０．６１にダンプ信号ＤＭＰが与えら
れ、タンプ信号ＤＭＰが発生しているチャンネルでのみ
、そのタンプ信号発生中でのみ、カランＩ・動作（計時
動作）が可能化される。カウントクロックパルスｐ’　
ｃ　ｓ　ｙが微分回路６２で１キータイムのパルス幅に
波形整形され、加算器５７の下位ピッｉ・のキャリイイ
ン人力Ｃ１に与えられる。加算器５７の他の入力にはシ
ーノトレシスク５８゜５９の出力が与えられており、パ
ルスＰ　Ｃ５、ｒが発生する毎にカウント値が増加する
５、シフトレジスタ５８．５９の出力はアンＩ・回路６
６に力えられ、最大カウント値“’　Ｉ　Ｉ　”になっ
たとき該７′ント回路６６の出力が′１″となり、これ
か第２のＤ　−ドパルスＬＯＡＤ２として第５図の回路
に与えられる。カウントパルスＰ。３．が約’Ｉｒｎ５
の周期を持つとすると、ダンプ信号Ｄ　Ｍ　Ｉ）が立上
ったときから約８’−１２ｍ５後に第２の１１−トバル
スＬＯＡＤ２が発生する。すなわち、この例におイする
タイマ回路１９の動作時間は約８〜１２ｎ＋ｓである。

第５図において、第２の１コードパルスＬ　ＯＡ　Ｄ２
は各キーコードメモリブ１フツク２６−１乃至２６−７
における第２のキーコードデータ取り込み用のアンド回
路６０に入力される。第２の１〕−ドバルスＬＯＡＤ２
が与えられたチャンネルタイミングでアンド回路３０が
可能化され、その子−トン不ルタイミングに対応して第
１のシフトレジスタ１７−１から出力された新たな押圧
鍵のキーコードデータを取り入れ、オア回路３２を介し
て第２のソフトレジスタ１８−１に記憶する。このとき
、ロードパルスＬＯＡＤ２をインバータ６４で反転した
信号によりホール１−用アンド回路６１が不能化され、
第２のシフトレジスタ１８−１に記憶されていた古い割
当てデータがクリアされる。また、インバータ６４の出
力信号“０″により、アンド回路５２が不能化され、シ
フＩ−レジスタ３３に記憶されていたダンプ信号ＤＭＰ
がクリアされる。

従って、１巡後の同じチャンネルタイミングではタンプ
信号ＤＭＰがＯ″に立下り、タイマ回路１９のアンド回
路６０．６１が不能化され、当該チャンネルの最大カラ
ン１−値”　１１　”がクリアされる。これに伴ない、
第２のロートパルスＬＯＡＤ２か立下る。第２のロード
パルスＬＯＡＤ２がＩｔ　ＯＩｔとなることにより第２
のキーコードメモリ１８（シフトレジスタ１８−１）が
ホールト状態となり、新たな押圧鍵のキーコードデータ
を割当て決定されたチャンネルに対応して記１ｆ５保持
する。

次にキーオフ処理について説明するＬｌ　第１のロード
パルスＬＯＡＤ　１とアンド回路３７の出力信号がオア
回路６５に加わり、アンド回路６６を介してキーオン一
時記憶用のシフトレジスタ６５に与えられる。このシフ
１−レジスタ６５の出力はオア回路６５を介してポール
Ｉ・される。アンド回路６６の他の入力にはキーオフ検
査信号Ｘをインバータ６７で反転し５た信号が力えらイ
ｊ、る。従って、新たな押圧鍵に対する割当て決定がな
されたとき（Ｉ、０ＡＤＩが′１″のとき）又に１既に
割当て済みの鍵が依然として押鍵中であることか確認さ
れたとき（アンド回路６７の出力がｌ″のとき）、割当
て決定された又は制光て済みの−Ｔ−□ｖアンルに対応
してシフトレジスタ６５に（、”、シ’、ｊ、　Ｊ＋　
ｌｕが記憶される。このシフトレジスタ３５０ｒ、Ｊ　
ｌ’、α信号はキーオフ検査信号Ｘが与えられるまて保
１．１ｊされ、該信号Ｘが１キ一タイム幅て力えらイ１
、た、！：き全チャンネルの記憶信号がクリアされる。

、に（Ｅつ一〇、キーオフ検査信号Ｘの１周期（例えば
鍵走査びル１周朋）の間に１度でも押鍵中であることが
確認されたチャンネルに対応してシフトレジスタ３５に
信号゛１′′か記憶される。

シフトレジスタ６５の出力はインバータ６８で反転され
てアンド回路６９に与えられる。アンド回路６９の他の
入力にはシフトレジスタ３４からのキーオン信号ＫＯＮ
’とキーオフ検査信号Ｘが与えられる。アンド回路６９
は、キーオフ検査信号Ｘが与えられたときに、キーオン
一時記憶用のソフトレジスタ３５の出力信号が’　ｏ　
”　（信号Ｘの１周期の間に一度も押鍵確認かなされな
かったチャンネルであることを意味する）で、シフトレ
ジスタ６４の出力キーオン信号ＫＯＮ’が１″（現在押
鍵中であるとして取扱われているチャンネルであること
を意味する）の場合に条件が成立し、信号Ｉ＋　１１１
を出力する。このアンド回路６９の出力信号がキーオフ
信号ＫＯＦＦとして利用される。アンド回路６９の出力
はインバータ７０で反転され、アンド回路５５に加わる
。従って、アント回路６９によってキーオフが検出さイ
ユたとき、キーオフ検出チャンネルに対応してアンド回
路５５が不能化され、シフトレジスタ６４における該チ
ャンネルに対応するキーオン信幻１＜　ＯＮ　′がクリ
アされる。

次にトランケーＩ−処理について説明する。第６図にお
いて、３ヒツトの加算器７１と８ステージ／３ピントの
シフ１−レジスタ７６及び；３ヒノ１へ分のアンド回路
７２から成る回路は、各チャンネルに割当てられた鍵の
離鍵後に他のチー＼・ンネルに割当てられた鍵が離鍵さ
れた回数を各チャンネル毎にカウントするためのカウン
タである３、ラッチ回路７４はこのカウンタにおける最
大ラノリン）・値を記憶するもので、比較器７５と遅延
フリップフ【コツプ及びゲートから成る１次記憶回路７
６（ｊカウンタにおける最大カウント値を検出するだめ
のものである。

第５図から与えられる第１の「ノートパルスＬＯＡＤ１
又はシフトレジスタ６４の出力キーオン信号ＫＯＮ’か
ノア回路７７で反転され、つ′ント回路７２に与えられ
る。従って、押鍵中のチャンネルではノア回路７７の出
力が０″となり、カウンタがクリアされるか、離鍵中の
チャンネルではノア回路７７の出力がＴｌ　ｌｌｌによ
りアンド回路７２か可能化され、離鍵回数カラン１−か
可能となる。

新たな離鍵か検出されたとき第５図のアン１へ回路６９
から発生されるキーオフ信号ＫＯＦ”Ｆが第６図のオア
回路７８を介して遅延フリップフロップ７９に与えられ
る。キーオフ信号ＫＯＦＦに対応する信号Ｉ＋　１１１
かホールド用アンド回路８０を介して遅延フリッププロ
ップ７９でホールドされ、チャンネルＯのタイムスロノ
（−でタイミンク信号ＣＨＱによってラッチ回路８１に
ラッチされる。

同時に信号Ｃ１］０によってアンド回路８０か不能化さ
れ、遅延フリップフロップ７９かクリアされる。こうし
て、キーオフ検出時に］キータイムの幅の信号ｔ１１１
１かラッチ回路８１から出力される。

このラッチ回路８１の出力が加算器７１の最下位ヒツト
のキャリイイン人力Ｃ３に与えられる。従って、倒れか
のチャンネルで新たな離鍵が検出される毎に、既に離鍵
状態となっているナヤンネルのカウント内容が１カウン
Ｉ・アンプされる。こうして、離鍵時点が早いチャンネ
ルはとより大きなカウント値を持つことになる。。

アンド回路７２の出力すなわら離鍵回数カウント内容が
比較器７５のＡ入力に加わり、１次記憶回路７６の出力
かＢ入力に加わる。比較器７５はＡ〉Ｂのとき信号Ｉ＋
　１１１を出力し、そのときの漏鍵回数カウント値を１
次記憶回路７６に１−１Ｌ２憶する。

なお、チャンネル７のクイｔ、スｌ」ノドて（Ｊクイミ
ング信号ＣＨ７によってＬ次記憶回路７６の古い記憶が
クリアされると共に該−１−トン？、ルアのカラン１−
値が１次記憶回路７６に記憶さイする４、こうして、チ
ャンネル７から６まての）Ｊ１°ツノ１−値か順次比較
され、より大きい値か１次層１．帳回路７６に記憶され
、最終的にチャンネル（うに関する比較か終了したとき
は最大カウント値か記憶回路７６に記憶される。この最
大カウント値ζ；Ｌチャンネル７のタイムスロットでタ
イトンクイｐ７　＞６　ＣＩＩ　７によってランチ回路
７４にラッチされる。

ランチ回路７４にランチされた最大力・ノント値は比較
器７８のＢ入力に与えられ、シフトレジスタ７６からＡ
入力に与えられる各チャンネルのカウント値き比較され
る。両入力が一致したとき比較器７８は信号ｕ　１　’
Ｉ＋を出力し、これがトラフケ−１−チャンネル信号Ｔ
ＲＣとして第５図のアンド回路４６に与えられる。こう
して、離鍵回数カウント値か最大のチャンネルすなわち
最も早く離鍵されたチャンネルのタイムスロツ１−に対
応してトランケートチャンネル信号ＴＲＣが発生される
。

以上の構成により、新たな押圧鍵を何れかのチャンネル
に割当てるべきことが決定したとき、そのチャンネルに
対応してアンド回路４６（第５図）から第１のロードパ
ルスＬＯＡＤ　１が発生され、このローＩ・パルスＬＯ
ＡＤ　ｉに応じて第１のキーツー１−メモリ１７に相当
する第１のシフトレジスク１７−１に当該新押圧鍵のキ
ーコートデータが記憶される。同時にソフトレジスタ６
６にダンプ信号ＤＭＰが記憶され、タイマ回路１９（第
７図）の計時動作が開始する。所定時間が経過すると、
第２のロードパルスＬＯＡＤ２がタイマ回路１９から発
生され、新押圧鍵のキー二ｒ−ｌ−テータが第１のキー
コードメモリ１７（シーノトレシスク１７−１）から第
２のキーコートノ＋す１８（シフトレジスク１８−１）
に転送され記憶される。同時にシフトレジスク６６にお
けるタップ（ｉ’　ｌ　Ｄ　Ｍ　Ｐの記憶がクリアされ
る。このタノノ本１吋ＤＭＰのクリアによりアンド回路
５４（第５図）が可能化され、第」のロート”パルスＪ
、　ＯＡ　Ｉ）　４に応じて／フトレジスク６４に記憶
された−１−−］ンイ１）号ＫＯＮ′に対応して該アン
ド回路５４の出力か′１″となり、キーオン信号ＫＯＮ
が立上る、１このタンプ信号ＤＭＰとキーオン信’ｖ５
　Ｋ　ＯＮ　ＩＬ前述の通りエンベロープジェネレーク
２１（第２図）に力えられる。従って、全チャンネルて
発１°ｆ中の（ｕ　ｂ、新たな割当て決定がなされた場
合、第１１図に示したようなエンベロープ制御が行イつ
れることになる６゜すなわち、タンプ信号ＤＭＰに基き
当該チャンネルの古い割当て音のディケイエン・＼ＩＩ
＋−７−ブかタンプエンベロープに切換わり、その間、
第２のキーコードメモリ１８には古い割当てキーコード
が依然々して記憶されているので、ディケイ発音中であ
った古い割当て音がダンプモートで急速減衰する。そし
て、タイマ時間か終了したとき第２のキーコードメモリ
１８に新しい割当てキーコードが記憶され、タンプ信号
ＤＭＰか消えると共にキーオン信号ＫＯＮが立上る。従
って、新たな割当て音かアクツクエンベロープで立上る
。

上記実施例ではハ〜Ｉ・ワイヤードロジックにより割当
て処理を行う例を示したか、マイクロコンピュータを用
いたソフトウェア処理によっても本発明を実施すること
かできるのは勿論である。

発明の効果 以上の通りこの発明によれば、２つのキーコードメモリ
を具備し、割当て決定に従って第１のメモリにキーコー
ドを記憶し、所定時間後に第１のメモリの記憶キーコー
ドを第２のメモリに転送記憶シ、この第２のメモリの記
憶キーコー°ドに従って楽音発生を行うようにしたので
、割当て決定から発音開始までに適度の時間的余裕がで
き、その間で前音のタンプ制御を容易に行うことができ
るようになり、クリック音の防市に没立つ、２また、新
音のアクツクエンベロープか確実に最初から立上るので
、十分なアタック感を出すことかてきる。

【図面の簡単な説明】

第１図は減衰発音中の音に代わって新たな音を発音させ
る場合の従来の方式を説明するための図、第２図はこの
発明の一実施例を示すフロック図、第３図は同実施例で
使用するりＩＩＩ　７，７バルス及びタイミンク信号の
一例を示すり・１ミンクチャート、第４図は同実施例に
おけるエン・＼１］−ブ制陶の一例を示す図、第５図は
同実施例におりるチャンネルプロセッサの詳細例を示す
回路図で、タイマ回路とトランケ−１・回路を省略した
もの、第６図は同トランケート回路の詳細例を示す回路
図、第７図は同タイマ回路の詳細例を示す回路図、であ
る。 １０・・・キースイッチマＩ・リクス、１１　キースキ
ャン回路、１２・・キースー１−ｙン用カウンク、１４
チヤンネルプロセッサ、１５−１・−ンジエ不レーク、
１６・割当て制御手段、１７．１８　第１及び第２のキ
ーコードメモリ、１９・・タイマ回路、２０−１□　７
７ケ一ト回路、２１　エンベローフジェネレータ。 出　願人　日本楽器製造株式会社 代理人　飯塚義仁

Claims (1)

1. 【特許請求の範囲】 １、楽音を選択するための複数の鍵と、６鍵の押鍵又は
   離鍵を検出するための押鍵検出手段と、この押鍵検出手
   段の出力に応じて押圧鍵を複数の楽音発生チャンネルの
   何れに割当てるべきかを決定する割当て制御手段と、前
   記割当て決定に従って前記押圧鍵の鍵情報を割当て決定
   されたチートンネルに対応して記憶する第１の記憶手段
   と、前記割当て決定がなされたとき、所定の計時動作を
   行うタイマ手段と、このタイマ手段による所定の計時動
   作が終了したとき、前記第１の記憶手段に記憶された前
   記押圧鍵の鍵情報を前記割当て決定されたチャンネルに
   対応して記憶する第２の記憶手段とを具え、この第２の
   記憶手段に記憶された鍵情報を各チャンネルに対応する
   楽音発生手段に供給するようにした電子楽器の発音割当
   て装置。 ２、前記タイマ手段で前記所定の引時動作を行うとき、
   前記割当て決定されたチートンイルに対応して楽音の急
   速減衰を指示するタンプ（ｌ　ｊ　”’Ｊ”Ａｌ前、；
   ヒ楽音発生手段に供給するようにした！１１許請求の範
   囲第１項記載の電子楽器の発音割当て装置１“σ。１