JPS6083291A - 半導体メモリ - Google Patents
半導体メモリInfo
- Publication number
- JPS6083291A JPS6083291A JP58191471A JP19147183A JPS6083291A JP S6083291 A JPS6083291 A JP S6083291A JP 58191471 A JP58191471 A JP 58191471A JP 19147183 A JP19147183 A JP 19147183A JP S6083291 A JPS6083291 A JP S6083291A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- memory cell
- circuit
- voltage drop
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体メモリハ特にメモリセル読出し電流を切
換えて読出しと書込みを制御する読出し書込み制゛御回
路を有するバイポーラ型トランジスタを用いた高速動作
の半導体メモリに関する。
換えて読出しと書込みを制御する読出し書込み制゛御回
路を有するバイポーラ型トランジスタを用いた高速動作
の半導体メモリに関する。
第１図は従来の半導体メモリの第１の１ｌ−４９Ｊの要
部を示す回路図である。図において、％Ｊ、Ｃ１〜ＭＣ
ｒｌはバイポーラ型トランジスタによるメモリセルであ
シ、これが：ｖ５Ｌｈｎ個配列されてメモリセルアレイ
を構成する。メモリセルｒｓｒｃ、 −ＭＣｎはそれぞ
れ、ベースとコレクタがそれぞれ交差接続された２エミ
ツタのトランジスタＱＣｔ 、Ｑ、Ｃｔからなシ、一つ
のエミッタは共通接続されて保持電匠用の定電流源ＩＨ
＋ （ｉ＝１ ＋ ２ ＋・・・！１）に接続され、他
のエミ・ツタはそれぞれ検出回路を構成するトランジス
タ（シ、。
部を示す回路図である。図において、％Ｊ、Ｃ１〜ＭＣ
ｒｌはバイポーラ型トランジスタによるメモリセルであ
シ、これが：ｖ５Ｌｈｎ個配列されてメモリセルアレイ
を構成する。メモリセルｒｓｒｃ、 −ＭＣｎはそれぞ
れ、ベースとコレクタがそれぞれ交差接続された２エミ
ツタのトランジスタＱＣｔ 、Ｑ、Ｃｔからなシ、一つ
のエミッタは共通接続されて保持電匠用の定電流源ＩＨ
＋ （ｉ＝１ ＋ ２ ＋・・・！１）に接続され、他
のエミ・ツタはそれぞれ検出回路を構成するトランジス
タ（シ、。
ｑのエミッタに接続され、コレクタはクランプダイオー
ドＤＣ，，ＤＣ２及びそれに並列接続きれた抵抗ｉｖｃ
、 、 、１（Ｃ，からなる負荷回路を介して、それぞ
れワードＮＷＬＩに接続されることで構成される。
ドＤＣ，，ＤＣ２及びそれに並列接続きれた抵抗ｉｖｃ
、 、 、１（Ｃ，からなる負荷回路を介して、それぞ
れワードＮＷＬＩに接続されることで構成される。
そして各メモリセルのワード線”Ａ’ＬＩはトランジス
タＱＷ＋を介して電源Ｖｃｃに接続される。ＳＡはセン
スアンプでそれぞれの入力がそれぞれ抵抗Ｒ８゜Ｒ５１
ｚを介して電源Ｖｃｃに接続されたトランジスタＱ、
、 Ｑ、のコレクタに接続されメモリセルの読出源ＩＢ
。並びに出力端であるトランジスタＱ、 、 Ｃ２のベ
ースにそれぞれ接続されたトランジスタＱＲ。
タＱＷ＋を介して電源Ｖｃｃに接続される。ＳＡはセン
スアンプでそれぞれの入力がそれぞれ抵抗Ｒ８゜Ｒ５１
ｚを介して電源Ｖｃｃに接続されたトランジスタＱ、
、 Ｑ、のコレクタに接続されメモリセルの読出源ＩＢ
。並びに出力端であるトランジスタＱ、 、 Ｃ２のベ
ースにそれぞれ接続されたトランジスタＱＲ。
からなっている。
次にこの従来例の動作について説明する。
メモリセルアイに接続した読出し電流用の定電流源Ｉｓ
、、１８．は、読出し書込み制御回ｈＳｔ几ＷＣの読出
し時出力電圧ｖＲと、選択端子Ｗ＋へのクロックにより
選択されたメモリセル例えばメモリセルＭＣ，のトラン
ジスタＱＣｔがオン、トランジスタＱＣ２がオフに応じ
、メモリトランジスタＱＣ＋とＱＣ！のベース電位との
差に応じ、保持電流ＩＨ，と読出し電流ＩＳ、又は工Ｓ
２と電流切換えを行い、これによシ抵抗Ｉ（、Ｓ、と几
Ｓ２の電位降下に差を生じさせ、これをセンスアンプＳ
Ａで検出増幅して出力としてメモリセルのデータを読出
す。
、、１８．は、読出し書込み制御回ｈＳｔ几ＷＣの読出
し時出力電圧ｖＲと、選択端子Ｗ＋へのクロックにより
選択されたメモリセル例えばメモリセルＭＣ，のトラン
ジスタＱＣｔがオン、トランジスタＱＣ２がオフに応じ
、メモリトランジスタＱＣ＋とＱＣ！のベース電位との
差に応じ、保持電流ＩＨ，と読出し電流ＩＳ、又は工Ｓ
２と電流切換えを行い、これによシ抵抗Ｉ（、Ｓ、と几
Ｓ２の電位降下に差を生じさせ、これをセンスアンプＳ
Ａで検出増幅して出力としてメモリセルのデータを読出
す。
このとき動作上、トランジスタＱＣ＋ 、ＱＣ２をオフ
とオンにさせるためには、読出し時出力電圧ＶＲはメモ
リセルクランプ用のダイオード１）Ｃ，、ＤＣ。
とオンにさせるためには、読出し時出力電圧ＶＲはメモ
リセルクランプ用のダイオード１）Ｃ，、ＤＣ。
のカーソード電位すなわち、ワード１４ＷＬ、の電位に
よシ発生している。
よシ発生している。
高速動作のため、ダイオードＤＣ，、ＤＣ，はトランジ
スタＱＣ＋ 、ＱＣｔのベース・エミッタ間オン電圧（
約０．８ Ｖ ）より小さなオン電圧（約０．５Ｖ）程
度の７ヨツトキーダイオードが用いられ、製造上オン′
電圧のバラツキは大きいのが通常であシ、この従来例の
回路では、クランプダイオードＤＣ１，ＤＣ２のオン電
圧のバラツキに対し、ＶＲは當に一定となるため、クラ
ンプダイオードＤＣ，，ＤＣ２のオン電圧の許容範囲を
狭くする必要があり、歩留りのイＩ−＆ｒ−Ａ：／＋
Ｉ−Ｚ Ｌ ｌ、、ＦＩ Ａ−、＃ −Ａｔ 七、２第
２図は従来の半導体メモリの壓２の例の要部を示す回路
図で、第１図の第１の例の欠点を改善したものである。
スタＱＣ＋ 、ＱＣｔのベース・エミッタ間オン電圧（
約０．８ Ｖ ）より小さなオン電圧（約０．５Ｖ）程
度の７ヨツトキーダイオードが用いられ、製造上オン′
電圧のバラツキは大きいのが通常であシ、この従来例の
回路では、クランプダイオードＤＣ１，ＤＣ２のオン電
圧のバラツキに対し、ＶＲは當に一定となるため、クラ
ンプダイオードＤＣ，，ＤＣ２のオン電圧の許容範囲を
狭くする必要があり、歩留りのイＩ−＆ｒ−Ａ：／＋
Ｉ−Ｚ Ｌ ｌ、、ＦＩ Ａ−、＃ −Ａｔ 七、２第
２図は従来の半導体メモリの壓２の例の要部を示す回路
図で、第１図の第１の例の欠点を改善したものである。
読出し書込み制御回路）ｔｗｃは、メモリセルＭＣ，と
同一オン電圧を崩するダイオードＤ几を直列の抵抗ＲＩ
Ｂ、 、 １１．Ｒ２と９（；列に接糾、Ｌ、 １ｔ！
抗ＲＲ，と几ルの接続点より読出し時出力電圧Ｖｂを発
生している。
同一オン電圧を崩するダイオードＤ几を直列の抵抗ＲＩ
Ｂ、 、 １１．Ｒ２と９（；列に接糾、Ｌ、 １ｔ！
抗ＲＲ，と几ルの接続点より読出し時出力電圧Ｖｂを発
生している。
この場合、クランプダイオード１〕Ｃ１とダイオードＤ
Ｒの１１℃位降下を同一電圧とするためには、定電流源
ＩＢｏの電流値■Ｂ′ｏと定電流源■Ｓ１の電流飴ＩＳ
、をＩ）３ｏ＝１．Ｓ、とすると共に、抵抗１ｔ、Ｌｉ
、、 、 Ｂ、Ｒ，。
Ｒの１１℃位降下を同一電圧とするためには、定電流源
ＩＢｏの電流値■Ｂ′ｏと定電流源■Ｓ１の電流飴ＩＳ
、をＩ）３ｏ＝１．Ｓ、とすると共に、抵抗１ｔ、Ｌｉ
、、 、 Ｂ、Ｒ，。
ＲＣ，の抵抗値をそれぞれ几■も１． Ｒ，＋（２，ｌ
ｉ、ｃ、としたとき、１ｔａ１：＝ｎ＋几、 ＝Ｊｌ（
、Ｃ，（メモリセルの負荷抵抗。）とすることが必要で
あシ、通常■（・Ｃ３は記１．ψ内容、の保持という本
来の必要性から、その摂抗仙の下限が、そして、全体の
消費電力のｉｒ；太（＋Ｉ！Ｆかしその抵抗値の上限が
決テされる。通常高速組１作を目的として、バイポーラ
メモリではＩＣ当９１０２４ビツトの容量で、Ｒ・Ｃ１
キＩＯＫΩ、Ｉｃ当り４０９６ビソトの容量でＩ（Ｃ，
＝２０〜３０にΩが選ばれる。この従来例では、４（、
Ｒ，−凡几、としても、各々５にΩ及び１０−１５にΩ
となり、これは読出しと書込み動作の間の遷移時に簀込
み切換スイッチＳＷのオンとオフに対し、トランジスタ
Ｑｌともの入力静電容量及び信号接続用配線容量全Ｊ＝
”ｐとすると、各々時定数はγ７ｎｓ（＝３ｐＦｘ５に
Ω／２）及び１５〜２２．５ｎＳ（−＝３ ｐＦｘ Ｉ
Ｏ−１５にΩ／２）となり、高速動作は不可能である
。
ｉ、ｃ、としたとき、１ｔａ１：＝ｎ＋几、 ＝Ｊｌ（
、Ｃ，（メモリセルの負荷抵抗。）とすることが必要で
あシ、通常■（・Ｃ３は記１．ψ内容、の保持という本
来の必要性から、その摂抗仙の下限が、そして、全体の
消費電力のｉｒ；太（＋Ｉ！Ｆかしその抵抗値の上限が
決テされる。通常高速組１作を目的として、バイポーラ
メモリではＩＣ当９１０２４ビツトの容量で、Ｒ・Ｃ１
キＩＯＫΩ、Ｉｃ当り４０９６ビソトの容量でＩ（Ｃ，
＝２０〜３０にΩが選ばれる。この従来例では、４（、
Ｒ，−凡几、としても、各々５にΩ及び１０−１５にΩ
となり、これは読出しと書込み動作の間の遷移時に簀込
み切換スイッチＳＷのオンとオフに対し、トランジスタ
Ｑｌともの入力静電容量及び信号接続用配線容量全Ｊ＝
”ｐとすると、各々時定数はγ７ｎｓ（＝３ｐＦｘ５に
Ω／２）及び１５〜２２．５ｎＳ（−＝３ ｐＦｘ Ｉ
Ｏ−１５にΩ／２）となり、高速動作は不可能である
。
すなわち、従来の読出し誉込み制御回路を有する半導体
メモリは、メモリセルの負荷回路に用いられるクランプ
用ダイオードとしてのシｉ）キーダイオードのバラツキ
を押さλ、るために、そのオン電圧許容範囲を狭くする
必要があシ、製品の歩留シを低下させるという欠点があ
る。又この欠点を改善し／こ従来の回路は、本夕月的に
一定以上の高速動作が不可能になるという欠点がある。
メモリは、メモリセルの負荷回路に用いられるクランプ
用ダイオードとしてのシｉ）キーダイオードのバラツキ
を押さλ、るために、そのオン電圧許容範囲を狭くする
必要があシ、製品の歩留シを低下させるという欠点があ
る。又この欠点を改善し／こ従来の回路は、本夕月的に
一定以上の高速動作が不可能になるという欠点がある。
本発明の目的は、上舵欠点ケ除去することによ凱 メモ
リセルの負荷回路に用いられるクランプダイオードのオ
ン電圧の許容範囲を拡大し製造歩留シを高め、かつ高速
動作が可能な読出し書込み制御回路を有する半導体メモ
リを提供することにある。
リセルの負荷回路に用いられるクランプダイオードのオ
ン電圧の許容範囲を拡大し製造歩留シを高め、かつ高速
動作が可能な読出し書込み制御回路を有する半導体メモ
リを提供することにある。
本発明の半導体メモリは、複数個のメモリセルを配タル
たメモリセルアレイと該メモリセルアレイの中の選択さ
れたメモリセルの読出し￥Ｑ、流を切換えて読出しと書
込みを制御する読出し書込み制御回路を有する半導体メ
モリにおいて、前記読１：Ｉｊし、１（＋込制御回路が
前記読出し電流と同−電がＬを流すことにより前記選択
されたメモリセルのクランプダイオードを含む負荷回路
とほぼ同−ｆｈ、圧降下金生ぜしめる第１のダイオード
を含み−ｙ占７５’ ＄； １の電源に接続されたダイ
オード回路と、カソードが前記ダイオード回路の他端に
アノードか第１の節点にそれぞれ接続された第２の夕°
イｍ−−）’と、一端が前記第１の節点に他端が第２の
電源にそれぞれ接続された第１の抵抗と、ベースが前言
ｆ／１の節点にエミッタが第２の抵抗を介して前ｇｅ
第ｉの電源にコレクタが第２の節点にそれぞれ接続され
た第１のトランジスタと、一端が前記第２の節点に他端
が前記第２の電源にそれぞれ接続された第３の抵゛抗と
、一端が前記第１の電源に他端がスイッチを介して前記
第２の節点に接続された第１の定ηＸ流源と、ベースが
前記第２の節点にエミッタが第２の定電流源を介して前
記第１の電源並びに出力端にコレクタが前記第２の電源
にそれぞれ接続されたｆＸ２のトランジスタからなるこ
とから構成される。
たメモリセルアレイと該メモリセルアレイの中の選択さ
れたメモリセルの読出し￥Ｑ、流を切換えて読出しと書
込みを制御する読出し書込み制御回路を有する半導体メ
モリにおいて、前記読１：Ｉｊし、１（＋込制御回路が
前記読出し電流と同−電がＬを流すことにより前記選択
されたメモリセルのクランプダイオードを含む負荷回路
とほぼ同−ｆｈ、圧降下金生ぜしめる第１のダイオード
を含み−ｙ占７５’ ＄； １の電源に接続されたダイ
オード回路と、カソードが前記ダイオード回路の他端に
アノードか第１の節点にそれぞれ接続された第２の夕°
イｍ−−）’と、一端が前記第１の節点に他端が第２の
電源にそれぞれ接続された第１の抵抗と、ベースが前言
ｆ／１の節点にエミッタが第２の抵抗を介して前ｇｅ
第ｉの電源にコレクタが第２の節点にそれぞれ接続され
た第１のトランジスタと、一端が前記第２の節点に他端
が前記第２の電源にそれぞれ接続された第３の抵゛抗と
、一端が前記第１の電源に他端がスイッチを介して前記
第２の節点に接続された第１の定ηＸ流源と、ベースが
前記第２の節点にエミッタが第２の定電流源を介して前
記第１の電源並びに出力端にコレクタが前記第２の電源
にそれぞれ接続されたｆＸ２のトランジスタからなるこ
とから構成される。
以下、本発明の実／ｉ？！！例について図面全参照して
説明する。
説明する。
第３図は本発明の第１の実施例の要部を示す回路図であ
る。
る。
本実施例は、複数個のメモリセルを配列したメモリセル
アレイとこのメモリセルアレイの中の選択されたメモリ
セルＭＣ，の読出し電流を切換えて読出しと書込みを制
御する読出し書込み制御回路ＲＷＣを有する半導体メモ
リにおいて、読出し書同−電流を流すことによシ前記黄
択ヘナシたメモリセルのクランプダイオードＤＣ，、Ｉ
）０２．４氏抗ＩｔＣ，。
アレイとこのメモリセルアレイの中の選択されたメモリ
セルＭＣ，の読出し電流を切換えて読出しと書込みを制
御する読出し書込み制御回路ＲＷＣを有する半導体メモ
リにおいて、読出し書同−電流を流すことによシ前記黄
択ヘナシたメモリセルのクランプダイオードＤＣ，、Ｉ
）０２．４氏抗ＩｔＣ，。
ＲＣ２の並列接続からなる負荷回路と同一苗圧降下を生
ぜしめるダイオードＤＲ１を含み一端か接地電位に接続
されたダイオード回路１） Ｄ Ｃと、カソードがダイ
オード回路１） Ｄ Ｃの他端にアノードが節点凡にそ
れぞれ接続されたダイオードＤＨ，と、−ψｆｆ１１が
節点Ｎ１に他端が電源Ｖｃｃにそれぞれ接続された抵抗
ＩＬＩ３．と、ベースが節点Ｎ、にエミ・ツタが抵抗軸
シ ＲＩｔ Ｅ 全弁して接地電位にコレクタ角）点Ｎ、に
それぞれ接続されたトランジスタＱＲｑと、一端が節点
Ｎ２に他端が電源Ｖｃｃにそれぞれ接続された抵抗Ｌ（
。
ぜしめるダイオードＤＲ１を含み一端か接地電位に接続
されたダイオード回路１） Ｄ Ｃと、カソードがダイ
オード回路１） Ｄ Ｃの他端にアノードが節点凡にそ
れぞれ接続されたダイオードＤＨ，と、−ψｆｆ１１が
節点Ｎ１に他端が電源Ｖｃｃにそれぞれ接続された抵抗
ＩＬＩ３．と、ベースが節点Ｎ、にエミ・ツタが抵抗軸
シ ＲＩｔ Ｅ 全弁して接地電位にコレクタ角）点Ｎ、に
それぞれ接続されたトランジスタＱＲｑと、一端が節点
Ｎ２に他端が電源Ｖｃｃにそれぞれ接続された抵抗Ｌ（
。
Ｈ，Ｃと、一端が接地電位に他端がスイッチＳＷを介し
て節点Ｎ２に接続された定′…、 Ｍｉ； 詠１〜■と
、ベースが節点へ２にエミッタが定電流（７９，１１３
０を介して接地電位並びに出力端であるトランジスタＱ
＋ 、Ｑ、２のベースにコレクタが電源Ｖｃｃにそれぞ
れ接続されたトランジスタＱ凡。からなることで構成さ
れる。
て節点Ｎ２に接続された定′…、 Ｍｉ； 詠１〜■と
、ベースが節点へ２にエミッタが定電流（７９，１１３
０を介して接地電位並びに出力端であるトランジスタＱ
＋ 、Ｑ、２のベースにコレクタが電源Ｖｃｃにそれぞ
れ接続されたトランジスタＱ凡。からなることで構成さ
れる。
そしてダイオード回路ＤＤＣは、ダイオードっている。
すなわち、本実姉例の読、出し書込み制御回路ＲＷＣは
、′第１図に示した従来例のそれに対して、メモリセル
のクランプダイオードを含む負荷回路による電圧降下と
同じ電圧降下をダイオード回路Ｊ） Ｄ Ｃにより発生
させ、その電圧降下をトランジスタＱＲ１と抵抗１（、
ＲＥによるエミッタホロワ回路によジインピーダンス変
換して太’ｍｔ、ｉＡｆ、の足電流礫を得るようにし／
こものである。
、′第１図に示した従来例のそれに対して、メモリセル
のクランプダイオードを含む負荷回路による電圧降下と
同じ電圧降下をダイオード回路Ｊ） Ｄ Ｃにより発生
させ、その電圧降下をトランジスタＱＲ１と抵抗１（、
ＲＥによるエミッタホロワ回路によジインピーダンス変
換して太’ｍｔ、ｉＡｆ、の足電流礫を得るようにし／
こものである。
次に、本実施例の動作について説明する。
ダイオードＤＩ−Ｌ、とその負荷抵抗１ｔｉｔｌは、メ
モリセルＭＣ，のクランプダイオードＤＣ１，Ｌ）Ｃ，
負荷抵抗ＲＣ１，）ｔ・Ｃ２と同一電圧降下を生ずるよ
うに、同−設計値であシ、レベルシフト用ダイオードＤ
Ｈ２が直列接続され、さらにバイアス用負荷抵抗ＲＢ。
モリセルＭＣ，のクランプダイオードＤＣ１，Ｌ）Ｃ，
負荷抵抗ＲＣ１，）ｔ・Ｃ２と同一電圧降下を生ずるよ
うに、同−設計値であシ、レベルシフト用ダイオードＤ
Ｈ２が直列接続され、さらにバイアス用負荷抵抗ＲＢ。
が電源Ｖｃｃとの間に接続はれている。そしてダイオー
ド１）ｌ（、によってレベルシフトされた電圧は、負荷
抵抗几几Ｅをそのエミッタに接続し、負荷抵抗Ｒ几Ｃを
そのコレクタに接続されたエミッタホロワ型トランジス
タＱＲ＋のベースに与えられているので、レベルシフト
用ダイオードＤ几、のオン電圧と、トランジスタＱＲＩ
のベース・エミッタ間オン１１；圧が等しく設定するこ
とによシ、負荷抵抗ＲＲＥ両端の電圧降下は、ダイオー
ドＤＢ、と狛荷抵抗Ｒ也からなるダイオード回路ＤＤＣ
の電圧降下と等しくなる。
ド１）ｌ（、によってレベルシフトされた電圧は、負荷
抵抗几几Ｅをそのエミッタに接続し、負荷抵抗Ｒ几Ｃを
そのコレクタに接続されたエミッタホロワ型トランジス
タＱＲ＋のベースに与えられているので、レベルシフト
用ダイオードＤ几、のオン電圧と、トランジスタＱＲＩ
のベース・エミッタ間オン１１；圧が等しく設定するこ
とによシ、負荷抵抗ＲＲＥ両端の電圧降下は、ダイオー
ドＤＢ、と狛荷抵抗Ｒ也からなるダイオード回路ＤＤＣ
の電圧降下と等しくなる。
従って、読出し書込み制御回路１１ＬνＶＣの読出し時
出力４５□圧ＶＲ葡ｓメモリセルＭＣ，のトランジスタ
ＱＣＩ 、 ＱＣ２の各々のベース電位の中間にするた
めには、抵抗ｌも几Ｃ、ＲＲＥの抵抗値をｊもＲＣ、Ｒ
ＲＥ として、■モ■′ＬＣ／几）ＬＥ＝Ｑ、５と設定
すれはよい。この場合、例えば抵抗比Ｃ１＝几Ｃ２−几
几＋−１０にΩトＬ−１、負荷抵抗几几Ｃの選択範囲は
２０００程度が十分可能であシ、胱出しｆＰ込み制御回
路ν＼１ＩＬＣの出力トランジスタＱ几。のベース端子
の時頑数はＱｂｎｓ（＝２００Ωｘ３ｐＦ）となり、＠
２．図の従来例に比し、十分扁速となシうる１、史ｉｒ
ｃクランプタイオードＤＲ，、Ｉ）Ｒ，のオン電圧の許
容範囲も％ Ｎ’ｌｌ、出し書込み制御回路Ｉ（ｗｃの
出力電位ＶＲは抵抗比Ｒ几Ｃ／Ｒ几Ｅで規制されるため
特に狭く押える必要はない。
出力４５□圧ＶＲ葡ｓメモリセルＭＣ，のトランジスタ
ＱＣＩ 、 ＱＣ２の各々のベース電位の中間にするた
めには、抵抗ｌも几Ｃ、ＲＲＥの抵抗値をｊもＲＣ、Ｒ
ＲＥ として、■モ■′ＬＣ／几）ＬＥ＝Ｑ、５と設定
すれはよい。この場合、例えば抵抗比Ｃ１＝几Ｃ２−几
几＋−１０にΩトＬ−１、負荷抵抗几几Ｃの選択範囲は
２０００程度が十分可能であシ、胱出しｆＰ込み制御回
路ν＼１ＩＬＣの出力トランジスタＱ几。のベース端子
の時頑数はＱｂｎｓ（＝２００Ωｘ３ｐＦ）となり、＠
２．図の従来例に比し、十分扁速となシうる１、史ｉｒ
ｃクランプタイオードＤＲ，、Ｉ）Ｒ，のオン電圧の許
容範囲も％ Ｎ’ｌｌ、出し書込み制御回路Ｉ（ｗｃの
出力電位ＶＲは抵抗比Ｒ几Ｃ／Ｒ几Ｅで規制されるため
特に狭く押える必要はない。
第４図は本発明の第２の実施例の要部を示す回路図であ
る。本実ｊ／ｉｉ、ｉ ＄：！は、第３図に示した第１
の実施例に比べ、タイオード回路ＤＤＣにおける９荷抵
抗Ｒ１（・、を除去したものであシ、ダイオードＤ鳥に
流れる電流は抵抗負荷抵、抗几Ｒ，の除去により、０．
５ Ｖ、／、ｉ ０ ＫΩ＝５０μＡ程歴変化するだけ
であ夛、ダイ、ｔ −トＤＲ，（７）；ｔ ン電／ｉｌ
ｊが、５ｏｏμＡの場合、理想的ダイオードの場合でオ
ン電圧が約３ｍＶ減少するだけであシ、これは実用上無
視できる。
る。本実ｊ／ｉｉ、ｉ ＄：！は、第３図に示した第１
の実施例に比べ、タイオード回路ＤＤＣにおける９荷抵
抗Ｒ１（・、を除去したものであシ、ダイオードＤ鳥に
流れる電流は抵抗負荷抵、抗几Ｒ，の除去により、０．
５ Ｖ、／、ｉ ０ ＫΩ＝５０μＡ程歴変化するだけ
であ夛、ダイ、ｔ −トＤＲ，（７）；ｔ ン電／ｉｌ
ｊが、５ｏｏμＡの場合、理想的ダイオードの場合でオ
ン電圧が約３ｍＶ減少するだけであシ、これは実用上無
視できる。
従って本実施例によると回路かよりｆｌｔｊ単になると
いう効果がイＨられる。
いう効果がイＨられる。
なお、以上の説明においては、説明の便４りのため第１
電諒を接地電位、肩！２電源をコレクタ電源Ｖｃ’ｃと
したか、実際の使用においては、第ｌ電τ原を−Ｖｃｃ
、第２電源を接地電位とする場合が多いけれども、本
発明が同様に適用できること１ｆ工いつまでもない。
電諒を接地電位、肩！２電源をコレクタ電源Ｖｃ’ｃと
したか、実際の使用においては、第ｌ電τ原を−Ｖｃｃ
、第２電源を接地電位とする場合が多いけれども、本
発明が同様に適用できること１ｆ工いつまでもない。
〔発明の効果〕−
以上、詳細に詣、明したとおり、本発明の半導体メモリ
は、読出し書込み制御回路として、メモリ設け、その電
圧降下をエミッタホロワ回路により低抵抗値を有する抵
抗の両端に発生するよう構成されているので、クランプ
ダイオードのオン電圧の許容範囲を広けることができる
と共に読出し書込みの間の遷移時間が短かくできるとい
う効果を有している。従って本発明によれは、歩留シ良
く高速動作ｎ」能な胱出し、得込み制御回路を有する半
導体メモリが得られる。
は、読出し書込み制御回路として、メモリ設け、その電
圧降下をエミッタホロワ回路により低抵抗値を有する抵
抗の両端に発生するよう構成されているので、クランプ
ダイオードのオン電圧の許容範囲を広けることができる
と共に読出し書込みの間の遷移時間が短かくできるとい
う効果を有している。従って本発明によれは、歩留シ良
く高速動作ｎ」能な胱出し、得込み制御回路を有する半
導体メモリが得られる。
１、ｔｌ）を示す回路図である。
ＤＣ，＋’ ＤＣ２，Ｉ）Ｒ，・・・・・・ショットキ
ーダイオード、１）Ｒ・・・・・・ダイオード、Ｊ）Ｉ
）Ｃ・・・・・・ダイオード回路、ＩＢ、１． ＩＨ，
、ＩＢ９． ｉＨｎ 、 ＩＳｌ、 Ｉｓ−、ＩＷ −
−・・宇雷流源、ＭＣ，、ＭＣ２，Ｍｅｎ・・・・・・
メモリセル、ＯＵＴ・・・・・・出力、Ｑ＋ 、 Ｑ２
、 ＱＣ＋ 、 Ｑ、Ｃ２、Ｑ、馬、Ｑ且１．ＱＷｌ
、ＱＷ２゜ＱＷｎ −−’Ｎ Ｐ Ｎ型トランジスタ、
Ｉ（Ｂ 、 ＲＣ，、ｌ（、Ｃ，。 Ｒ，Ｒ，、ｉｔ几１ 、 ＲＲ，Ｃ、１１，ＲＥ・・・
・・・抵抗、ＢＩＷＣ・・・・・読出し喪込み制御回路
、ＳＷ・・・・・・スイッチ、８Ａ・・・・・・センス
アンプ、 ’Ｖｃｃ・・・・・・電源、ＶＲ・・・・・
・ｆ？Ｉ？、出し時出力箱、圧、Ｖ＋・５．′Ｖ＼’２
’、ＶＶｎ・・・・・・選択端子。 ′、−／ｌ− 代理人 弁理士 内 原 日＋、ｆ−）鵠 ２ 口
ーダイオード、１）Ｒ・・・・・・ダイオード、Ｊ）Ｉ
）Ｃ・・・・・・ダイオード回路、ＩＢ、１． ＩＨ，
、ＩＢ９． ｉＨｎ 、 ＩＳｌ、 Ｉｓ−、ＩＷ −
−・・宇雷流源、ＭＣ，、ＭＣ２，Ｍｅｎ・・・・・・
メモリセル、ＯＵＴ・・・・・・出力、Ｑ＋ 、 Ｑ２
、 ＱＣ＋ 、 Ｑ、Ｃ２、Ｑ、馬、Ｑ且１．ＱＷｌ
、ＱＷ２゜ＱＷｎ −−’Ｎ Ｐ Ｎ型トランジスタ、
Ｉ（Ｂ 、 ＲＣ，、ｌ（、Ｃ，。 Ｒ，Ｒ，、ｉｔ几１ 、 ＲＲ，Ｃ、１１，ＲＥ・・・
・・・抵抗、ＢＩＷＣ・・・・・読出し喪込み制御回路
、ＳＷ・・・・・・スイッチ、８Ａ・・・・・・センス
アンプ、 ’Ｖｃｃ・・・・・・電源、ＶＲ・・・・・
・ｆ？Ｉ？、出し時出力箱、圧、Ｖ＋・５．′Ｖ＼’２
’、ＶＶｎ・・・・・・選択端子。 ′、−／ｌ− 代理人 弁理士 内 原 日＋、ｆ−）鵠 ２ 口
Claims (3)
- （１）複数個のメモリセルを配列したメモリセルアレイ
と該メモリセルアレイの中の選択されたメモリセルの読
出し電流を切換えて読出しと書込みを制御する読出し畳
込み制御回路を有する半導体メモリにおいて、前ｄ己続
出し書込制御回路が、前記読出し電流と同一電流を流す
ことによシ前記選択されたメモリセルのクランプダイオ
−ドラ含ム負荷回路とほぼ同一電圧降下ｒ生せしめる第
１のダイオードを含み一端が第１の電源に接続されたダ
イオード回路と、カソードが前記ダイオード回路の他端
にアノードが第１の節点にそれぞれ接続された第２のダ
イオードと、一端が前記第１の節点に他端が第２の電源
にそれぞれ接続された第１のよ止片シー ベース萌Ｘ缶
ｆ理−俯１の佑占＋ｙ丁ぐ１．ｌ病ζ第２の抵抗を介し
て前記第１の電源にコレクタが第２の節点にそれぞれ接
続された第１のトランジスタと、一端が前記第２の節点
に他端が前記第２の電源にそれぞれ接続された？４３の
抵抗と、一端が前記第１の電源に他端がスイッチを介し
て前記第２の節点に接続された第１の定電流源と、ベー
ス空前記第２の節点にエミッタが第２の定電流源を介し
て前記第１の電源並びに出力端にコレクタが前記第２の
電源にそれぞれ接続された第２のトランジスタからなる
ことを特徴とする半導体メモリ。 - （２） ダイオード回路が、第１のダイオード単独ある
いは該第１のダイオードと並列に接続された第４の抵抗
とからなる特許請求の範囲第（１）項記載の半４体メモ
リ。 - （３）第３の抵抗と第２の抵抗の抵抗値の比が０．５で
ある特許請求の範囲第（１）項記載の半導体メモリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191471A JPS6083291A (ja) | 1983-10-13 | 1983-10-13 | 半導体メモリ |
| US06/661,206 US4646268A (en) | 1983-10-13 | 1984-10-15 | Semiconductor bipolar memory device operating in high speed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191471A JPS6083291A (ja) | 1983-10-13 | 1983-10-13 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6083291A true JPS6083291A (ja) | 1985-05-11 |
| JPH0316717B2 JPH0316717B2 (ja) | 1991-03-06 |
Family
ID=16275202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191471A Granted JPS6083291A (ja) | 1983-10-13 | 1983-10-13 | 半導体メモリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4646268A (ja) |
| JP (1) | JPS6083291A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4730275A (en) * | 1985-11-22 | 1988-03-08 | Motorola, Inc. | Circuit for reducing the row select voltage swing in a memory array |
| US4769785A (en) * | 1986-06-02 | 1988-09-06 | Advanced Micro Devices, Inc. | Writing speed of SCR-based memory cells |
| US4825413A (en) * | 1987-02-24 | 1989-04-25 | Texas Instruments Incorporated | Bipolar-CMOS static ram memory device |
| US4961168A (en) * | 1987-02-24 | 1990-10-02 | Texas Instruments Incorporated | Bipolar-CMOS static random access memory device with bit line bias control |
| US4862421A (en) * | 1988-02-16 | 1989-08-29 | Texas Instruments Incorporated | Sensing and decoding scheme for a BiCMOS read/write memory |
| US5091879A (en) * | 1989-02-14 | 1992-02-25 | Texas Instruments Incorporated | BiCMOS static memory with improved performance stability |
| US4939693A (en) * | 1989-02-14 | 1990-07-03 | Texas Instruments Incorporated | BiCMOS static memory with improved performance stability |
| JPH0660644A (ja) * | 1992-08-05 | 1994-03-04 | Takayama:Kk | メモリーデバイス |
| US5748554A (en) * | 1996-12-20 | 1998-05-05 | Rambus, Inc. | Memory and method for sensing sub-groups of memory elements |
| US7500075B1 (en) | 2001-04-17 | 2009-03-03 | Rambus Inc. | Mechanism for enabling full data bus utilization without increasing data granularity |
| US6825841B2 (en) * | 2001-09-07 | 2004-11-30 | Rambus Inc. | Granularity memory column access |
| US8190808B2 (en) * | 2004-08-17 | 2012-05-29 | Rambus Inc. | Memory device having staggered memory operations |
| US7280428B2 (en) | 2004-09-30 | 2007-10-09 | Rambus Inc. | Multi-column addressing mode memory system including an integrated circuit memory device |
| US8595459B2 (en) | 2004-11-29 | 2013-11-26 | Rambus Inc. | Micro-threaded memory |
| US20070260841A1 (en) | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
| US9268719B2 (en) | 2011-08-05 | 2016-02-23 | Rambus Inc. | Memory signal buffers and modules supporting variable access granularity |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5845696A (ja) * | 1981-09-10 | 1983-03-16 | Nec Corp | 半導体メモリ回路 |
| JPS6052520B2 (ja) * | 1981-12-29 | 1985-11-19 | 富士通株式会社 | 半導体記憶装置 |
-
1983
- 1983-10-13 JP JP58191471A patent/JPS6083291A/ja active Granted
-
1984
- 1984-10-15 US US06/661,206 patent/US4646268A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316717B2 (ja) | 1991-03-06 |
| US4646268A (en) | 1987-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6083291A (ja) | 半導体メモリ | |
| KR930000813B1 (ko) | 반도체기억장치 | |
| US4027176A (en) | Sense circuit for memory storage system | |
| US4964081A (en) | Read-while-write ram cell | |
| US4922411A (en) | Memory cell circuit with supplemental current | |
| JPS62129996A (ja) | 可変行励振を有するメモリセル | |
| JP2606403B2 (ja) | 半導体メモリ | |
| US4703458A (en) | Circuit for writing bipolar memory cells | |
| JPS61294686A (ja) | メモリ回路 | |
| US4730278A (en) | Circuit for charging and discharging a row of memory cells | |
| JPS6214918B2 (ja) | ||
| JPS58128088A (ja) | バイポ−ラ・ランダムアクセスメモリ用の電流ダンプ回路 | |
| JPS6151358B2 (ja) | ||
| JP3153400B2 (ja) | 半導体メモリ及びセンス回路 | |
| JP2722561B2 (ja) | センス増幅回路 | |
| US4629912A (en) | Schottky shunt integrated injection | |
| JPH0155614B2 (ja) | ||
| JPS6022799A (ja) | プログラマブル・モノリシツク集積回路 | |
| JPS6047667B2 (ja) | 記憶装置 | |
| JPS6340915Y2 (ja) | ||
| JPS6079772A (ja) | 半導体記憶装置 | |
| JPS6249677B2 (ja) | ||
| JPS61184784A (ja) | 半導体メモリ | |
| JPH04186597A (ja) | 半導体記憶集積回路 | |
| JPS59112723A (ja) | 半導体回路 |