JPS60777A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60777A JPS60777A JP10866883A JP10866883A JPS60777A JP S60777 A JPS60777 A JP S60777A JP 10866883 A JP10866883 A JP 10866883A JP 10866883 A JP10866883 A JP 10866883A JP S60777 A JPS60777 A JP S60777A
- Authority
- JP
- Japan
- Prior art keywords
- film
- active layer
- type active
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000010438 heat treatment Methods 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 150000001875 compounds Chemical class 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000000151 deposition Methods 0.000 claims description 30
- 150000002500 ions Chemical class 0.000 claims description 25
- 230000003213 activating effect Effects 0.000 claims description 17
- 239000012535 impurity Substances 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000004913 activation Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 155
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 36
- 230000005669 field effect Effects 0.000 description 7
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はダイオード、電界効果トランジスタもしくは、
これらを集積化した半導体集積回路等の半導体装置の製
造方法に関するものである。
これらを集積化した半導体集積回路等の半導体装置の製
造方法に関するものである。
近年、シリコン（Ｓｉ）の電子移動度の３〜５倍の値を
もつガリウム砒素（ＧａＡｓ）を用いて超高速集積回路
の開発が進められている。この集積回路（ＩＣと記す）
は、一般に、半絶縁性Ｇ ａ Ａ ｓ基板上にｎ形導−
ｇＬ層を形成し、該導電層上にダイオード、電界効果ト
ランジスタ等の構成素子を造り集積化することにより製
作されるが、該ＩＣの高性能化を計るためには、該構成
素子の寄生抵抗を低減する必要がある。
もつガリウム砒素（ＧａＡｓ）を用いて超高速集積回路
の開発が進められている。この集積回路（ＩＣと記す）
は、一般に、半絶縁性Ｇ ａ Ａ ｓ基板上にｎ形導−
ｇＬ層を形成し、該導電層上にダイオード、電界効果ト
ランジスタ等の構成素子を造り集積化することにより製
作されるが、該ＩＣの高性能化を計るためには、該構成
素子の寄生抵抗を低減する必要がある。
従来方法による接合形電界効果トランジスタの構造を第
１図に示１′。第１図において、１は半絶縁性Ｇａ Ａ
ｓ ｓ ２はｎ形ＧａＡｓ、 ３はｐ＋十形ＧａＡｓ
４はｐ十形Ｇ ａ Ａ ｓとオーム性接触をなし、絶縁
膜５によりｎ形ＧａＡ ｓとへだてられたゲート電極。
１図に示１′。第１図において、１は半絶縁性Ｇａ Ａ
ｓ ｓ ２はｎ形ＧａＡｓ、 ３はｐ＋十形ＧａＡｓ
４はｐ十形Ｇ ａ Ａ ｓとオーム性接触をなし、絶縁
膜５によりｎ形ＧａＡ ｓとへだてられたゲート電極。
６と７はそれぞれｎ形Ｇ ａ Ａ ｓとオーム性接触を
なすソース電極およびドレイン電極である。第１図に示
す接合形電界効果トランジスタの寄生抵抗を低減するた
めには、ソース電極とｐ十形ＧａＡｓとの間に比抵抗の
小さいｎ＋十形ＧａＡｓ層導入し。
なすソース電極およびドレイン電極である。第１図に示
す接合形電界効果トランジスタの寄生抵抗を低減するた
めには、ソース電極とｐ十形ＧａＡｓとの間に比抵抗の
小さいｎ＋十形ＧａＡｓ層導入し。
かつ可能なかぎり該ｎ＋十形ＧａＡｓ層ｐ＋十形ＧａＡ
ｓ接しない程度に近接させることが必要であるが従来は
この問題が解決されていない。
ｓ接しない程度に近接させることが必要であるが従来は
この問題が解決されていない。
本発明の目的は、上記問題点に対処してなされたもので
ｎ十形導電層の端を自己整合方法によりｐ−ｎ接合の一
方のｐ十形導電層にほとんど究極なまでに近接させるこ
とにより寄生抵抗を最小にした半導体装置の製造方法を
提供することにある。
ｎ十形導電層の端を自己整合方法によりｐ−ｎ接合の一
方のｐ十形導電層にほとんど究極なまでに近接させるこ
とにより寄生抵抗を最小にした半導体装置の製造方法を
提供することにある。
の
本発明の第１発明の半導体装置の製造方法は半絶縁性化
合物半導体にｎ十形能動層を形成する工程と、該ｎ十形
能動層に第１の膜を被着する工程と、該第１の膜の一部
を除去し該ｎ十形能動層を露出させる工程と、該露出さ
れた電域のｎ十形能動層の少くとも大部分を除去する工
程と、前記の半絶縁性化合物半導体中においてｎ彫工鈍
物となるイオンをイオン注入法により前記のｎ十形能動
層の除去された領域に導入する工程と、渠２の膜を被着
し熱処理により前記の注入されたｎ彫工鈍物を活性化さ
せてｎ形能面層を形成する工程と。
合物半導体にｎ十形能動層を形成する工程と、該ｎ十形
能動層に第１の膜を被着する工程と、該第１の膜の一部
を除去し該ｎ十形能動層を露出させる工程と、該露出さ
れた電域のｎ十形能動層の少くとも大部分を除去する工
程と、前記の半絶縁性化合物半導体中においてｎ彫工鈍
物となるイオンをイオン注入法により前記のｎ十形能動
層の除去された領域に導入する工程と、渠２の膜を被着
し熱処理により前記の注入されたｎ彫工鈍物を活性化さ
せてｎ形能面層を形成する工程と。
前記第２の膜を異方性エツチング法によりｎ形能面層の
少くとも一部を露出させる工程と、該露出されたｎ形能
ｒｉＪＪ層に前記の半絶縁性化合物半導体中においてｐ
彫工鈍物となるイオンをイオン注入法により導入する工
程と、第３の膜を被着し熱処理により前記のイオン注入
されたｐ彫工鈍物を活性化させてｎ十形能動層を形成す
る工程と、前記第３の膜を異方性エツチング法により除
去しｎ十形能動層の少くとも一部を露出させる工程と、
該露出されたｎ十形能動層とオーム性接触をなして第１
の電極を形成する工程と、前記の第１の膜もしくは第２
の膜もしくは第３の膜の一部を除去しｎ十形能動層を露
出させ、該露出されたｎ十形能動層とオーム性接触をな
して少くとも１つ以上の第２の１極を設ける工程とを含
んで構成される。
少くとも一部を露出させる工程と、該露出されたｎ形能
ｒｉＪＪ層に前記の半絶縁性化合物半導体中においてｐ
彫工鈍物となるイオンをイオン注入法により導入する工
程と、第３の膜を被着し熱処理により前記のイオン注入
されたｐ彫工鈍物を活性化させてｎ十形能動層を形成す
る工程と、前記第３の膜を異方性エツチング法により除
去しｎ十形能動層の少くとも一部を露出させる工程と、
該露出されたｎ十形能動層とオーム性接触をなして第１
の電極を形成する工程と、前記の第１の膜もしくは第２
の膜もしくは第３の膜の一部を除去しｎ十形能動層を露
出させ、該露出されたｎ十形能動層とオーム性接触をな
して少くとも１つ以上の第２の１極を設ける工程とを含
んで構成される。
本発明の第２の発明の半導体装置の製造方法は、半絶縁
性化合物半導体にｎ十形能動層を形成する工程と、該ｎ
十形能動層に第１の膜を被着する工程と、該第１の膜の
一部を除去しｎ十形能動層を露出させる工程と、該露出
された領域のｎ十形能動層の少くとも大部分を除去する
工程と、第２の膜を被着し前記の半絶縁性化合物半導体
中においてｎ彫工鈍物となるイオンをイオン注入法によ
り第２の膜を通して前記のｎ十形能動層の除去された領
域に導入する工程と、熱処理により前記の注入されたｎ
彫工鈍物を活性化させｎ形能面層を形成する工程と、第
３の膜を被着し前記の半絶縁性化合物中においてｐ彫工
鈍物となるイオンをイオン注入法により第２の膜および
第３の膜を通して前記のｎ形能助層中に導入する工程と
、熱処理により前記の注入されたｐ彫工鈍物を活性化さ
せｐ＋十形能動層形成する工程と、前記の第２の膜およ
び第３のｊ莫の一部を異方性エツチング法により除去し
て前記のｐ十形能動層の少くとも一部を露出させ該露出
されたｐ十形能動層とオーム性接触をなして第１の電極
を形成する工程と、前記の第１の膜もしくは第２の膜も
しくは第３の膜の一部を除去しｎ十形能動層をｋＫ出さ
せ該露出されたｎ十形能動層とオーム性接触をなして少
くとも１つ以上の第２の電極を設ける工程とを含んで構
成される。
性化合物半導体にｎ十形能動層を形成する工程と、該ｎ
十形能動層に第１の膜を被着する工程と、該第１の膜の
一部を除去しｎ十形能動層を露出させる工程と、該露出
された領域のｎ十形能動層の少くとも大部分を除去する
工程と、第２の膜を被着し前記の半絶縁性化合物半導体
中においてｎ彫工鈍物となるイオンをイオン注入法によ
り第２の膜を通して前記のｎ十形能動層の除去された領
域に導入する工程と、熱処理により前記の注入されたｎ
彫工鈍物を活性化させｎ形能面層を形成する工程と、第
３の膜を被着し前記の半絶縁性化合物中においてｐ彫工
鈍物となるイオンをイオン注入法により第２の膜および
第３の膜を通して前記のｎ形能助層中に導入する工程と
、熱処理により前記の注入されたｐ彫工鈍物を活性化さ
せｐ＋十形能動層形成する工程と、前記の第２の膜およ
び第３のｊ莫の一部を異方性エツチング法により除去し
て前記のｐ十形能動層の少くとも一部を露出させ該露出
されたｐ十形能動層とオーム性接触をなして第１の電極
を形成する工程と、前記の第１の膜もしくは第２の膜も
しくは第３の膜の一部を除去しｎ十形能動層をｋＫ出さ
せ該露出されたｎ十形能動層とオーム性接触をなして少
くとも１つ以上の第２の電極を設ける工程とを含んで構
成される。
本発明の＄３の発明の半導体装置の製造方法は。
半絶縁性化合物半導体にｎ十形能動層を形成する工程と
、該ｎ十形能動層に第１の膜を被着する工程と、該第１
の膜の一部を除去しｎ十形能動層を露出させる工程と、
該露出された領域のｎ十形能動層の少くとも大部分を除
去する工程と、第２の膜を被着し前記の半絶縁性化合物
半導体中においてｎ彫工細物となるイオンをイオン注入
法により第２の膜を通して前記のｎ十形能動層の除去さ
れた領域に導入する工程とＳ第３の膜を被着し熱処理に
より前記のイオン注入されたｎ彫工鈍物を活性化させｎ
形能助層を形成する工程と、該第２の膜および第３の膜
を異方性エツチングによりｎ形能助層の少くとも一部を
露出させる工程と、該露出されたｎ形能助層を覆って第
４の膜を被着する工程と、該第４の膜を通して第４の膜
が被着されたｎ形能動Ｊｆｉに前記の半絶縁性化合物半
導体中においてｐ彫工鈍物となるイオンをイオン注入法
により導入する工程と、熱処理により前記のイオン注入
されたｐ彫工鈍物を活性化させてｐ＋十形能動層形成す
る工程と、該第４の膜の一部を異方性エツチング法によ
り除去して前記のｐ十形能動層の少くとも一部を露出さ
せ、該露出されたｐ十形能動層とオーム性接触をなして
第１の電極を形成する工程と、前記の第１の膜もしくは
第２の膜もしくは第３の膜もしくは第４のｔｍの一部を
除去しｎ十形能動層を露出させ、該露出されたｎ十形能
動層とオーム性接触をなして少くとも１つ以上の第２の
電極を設ける工程とを含んで構成される。
、該ｎ十形能動層に第１の膜を被着する工程と、該第１
の膜の一部を除去しｎ十形能動層を露出させる工程と、
該露出された領域のｎ十形能動層の少くとも大部分を除
去する工程と、第２の膜を被着し前記の半絶縁性化合物
半導体中においてｎ彫工細物となるイオンをイオン注入
法により第２の膜を通して前記のｎ十形能動層の除去さ
れた領域に導入する工程とＳ第３の膜を被着し熱処理に
より前記のイオン注入されたｎ彫工鈍物を活性化させｎ
形能助層を形成する工程と、該第２の膜および第３の膜
を異方性エツチングによりｎ形能助層の少くとも一部を
露出させる工程と、該露出されたｎ形能助層を覆って第
４の膜を被着する工程と、該第４の膜を通して第４の膜
が被着されたｎ形能動Ｊｆｉに前記の半絶縁性化合物半
導体中においてｐ彫工鈍物となるイオンをイオン注入法
により導入する工程と、熱処理により前記のイオン注入
されたｐ彫工鈍物を活性化させてｐ＋十形能動層形成す
る工程と、該第４の膜の一部を異方性エツチング法によ
り除去して前記のｐ十形能動層の少くとも一部を露出さ
せ、該露出されたｐ十形能動層とオーム性接触をなして
第１の電極を形成する工程と、前記の第１の膜もしくは
第２の膜もしくは第３の膜もしくは第４のｔｍの一部を
除去しｎ十形能動層を露出させ、該露出されたｎ十形能
動層とオーム性接触をなして少くとも１つ以上の第２の
電極を設ける工程とを含んで構成される。
本発明の第４の発明の半導体装置の製造方法は。
半絶縁性化合物半導体にｎ十形能動層を形成する工程と
、該ｎ十形能動層に第１の膜を被着する工程と、該第１
の膜の一部を除去しｎ十形能動層を露出させる工程と、
該露出された領域のｎ十形能動層の少くとも大部分を除
去する工程と、第２の膜を被着し前記の半絶縁性化合物
半導体中においてｎ彫工鈍物となるイオンをイオン注入
法により第２の膜を通して前記のｎ十形能動層の除去さ
れた領域に導入する工程と、第３の膜を被着し熱処理に
より前記のイオン注入されたｎ彫工鈍物を活性化させｎ
形能助層を形成する工程と、該第２の膜および第３の膜
を異方性エツチングによりｎ形能助層の少くとも一部を
露出させる工程と、該ｎ形能助層に前記の半絶縁性化合
物半導体中においてｐ彫工鈍物となるイオンをイオン注
入法により導入する工程と、第４の膜を被着して熱処理
により前記のイオン注入されたｐ彫工鈍物を活性化させ
てｐ十形能動層を形成する工程と、該第４０膜の一部を
異方性エツチングにより除去して前記のｐ十形能動層の
少くとも一部を露出させ、該露出されたｐ十形能動層と
オーム性接触をなして第１の電極を形成する工程と、前
記の第１の膜もしくは第２の膜もしくは第３の膜もしく
は第４の膜の一部を除去しｎ十形能動層を露出させ、該
露出されたｎ十形能動層とオーム性接触誉なして少くと
も１つ以上の第２の電極を設ける工程とを含んで構成さ
れる。
、該ｎ十形能動層に第１の膜を被着する工程と、該第１
の膜の一部を除去しｎ十形能動層を露出させる工程と、
該露出された領域のｎ十形能動層の少くとも大部分を除
去する工程と、第２の膜を被着し前記の半絶縁性化合物
半導体中においてｎ彫工鈍物となるイオンをイオン注入
法により第２の膜を通して前記のｎ十形能動層の除去さ
れた領域に導入する工程と、第３の膜を被着し熱処理に
より前記のイオン注入されたｎ彫工鈍物を活性化させｎ
形能助層を形成する工程と、該第２の膜および第３の膜
を異方性エツチングによりｎ形能助層の少くとも一部を
露出させる工程と、該ｎ形能助層に前記の半絶縁性化合
物半導体中においてｐ彫工鈍物となるイオンをイオン注
入法により導入する工程と、第４の膜を被着して熱処理
により前記のイオン注入されたｐ彫工鈍物を活性化させ
てｐ十形能動層を形成する工程と、該第４０膜の一部を
異方性エツチングにより除去して前記のｐ十形能動層の
少くとも一部を露出させ、該露出されたｐ十形能動層と
オーム性接触をなして第１の電極を形成する工程と、前
記の第１の膜もしくは第２の膜もしくは第３の膜もしく
は第４の膜の一部を除去しｎ十形能動層を露出させ、該
露出されたｎ十形能動層とオーム性接触誉なして少くと
も１つ以上の第２の電極を設ける工程とを含んで構成さ
れる。
次に１本発明の実施例について図面を参照してを説明す
るための工程順に示した断面図である。
るための工程順に示した断面図である。
まず第２図（ａ）に示すように、半絶縁性ＧａＡｓ１１
上にイオン注入法もしくは分子線エピタキシャル法、気
相成長法等によりｎ＋十形ａＡｓ ｆｇ４１２を形成し
、さらにｎ十形Ｇ ａ Ａ ｓ層を覆って、例えばシリ
コン酸化膜（８ｉ０２）等の第１の膜１３を被着させた
後１例えば浮具食刻法によりゲート電極を形成すべき領
域の第１の膜１３を除去しｎ十形ＧａＡｓ層１２を露出
させる。さらに、第１の膜１３をマスクにして１例えば
硫酸と過酸化水素水と水とからなるエツチング液を用い
て、もしくは陽極酸化法を用いて該ｎ十形ＧａＡｓ層の
大部分を除去する。ここで、大部分のｎ十形Ｇ ａ Ａ
ｓ層を除去するということは、後の工程でｎ形ＧａＡ
ｓＪｉｉｔ形成する際に該ｎ形Ｇ ａ Ａ ｓ層のキャ
リア濃度厚さを残されたｎ十形Ｇ ａ Ａ ｓ層が規定
しないことを意味するものであり、ｎ十形Ｇ ａ Ａ
ｓ層の一部のキャリア濃度の低い領域をも完全に除去す
る必要はない。次に、ＧａＡｓ中においてｎ彫工鈍物と
なる例えばＳｉを、イオン注入法により、前記のｎ十形
能動層が除去された領域に導入し、ｎ形能助層となるべ
き層１４を形成する。
上にイオン注入法もしくは分子線エピタキシャル法、気
相成長法等によりｎ＋十形ａＡｓ ｆｇ４１２を形成し
、さらにｎ十形Ｇ ａ Ａ ｓ層を覆って、例えばシリ
コン酸化膜（８ｉ０２）等の第１の膜１３を被着させた
後１例えば浮具食刻法によりゲート電極を形成すべき領
域の第１の膜１３を除去しｎ十形ＧａＡｓ層１２を露出
させる。さらに、第１の膜１３をマスクにして１例えば
硫酸と過酸化水素水と水とからなるエツチング液を用い
て、もしくは陽極酸化法を用いて該ｎ十形ＧａＡｓ層の
大部分を除去する。ここで、大部分のｎ十形Ｇ ａ Ａ
ｓ層を除去するということは、後の工程でｎ形ＧａＡ
ｓＪｉｉｔ形成する際に該ｎ形Ｇ ａ Ａ ｓ層のキャ
リア濃度厚さを残されたｎ十形Ｇ ａ Ａ ｓ層が規定
しないことを意味するものであり、ｎ十形Ｇ ａ Ａ
ｓ層の一部のキャリア濃度の低い領域をも完全に除去す
る必要はない。次に、ＧａＡｓ中においてｎ彫工鈍物と
なる例えばＳｉを、イオン注入法により、前記のｎ十形
能動層が除去された領域に導入し、ｎ形能助層となるべ
き層１４を形成する。
次に、第２図（ｂ）に示すように例えば、シリコン窒化
膜（ＳｉｓＮ＜）なる第２の膜１５を被着し。
膜（ＳｉｓＮ＜）なる第２の膜１５を被着し。
例えば８００℃、２０分間の熱処理により上記のｎ形能
助層となるべき層を、そこにイオン注入法により導入さ
れたｎ彫工鈍物を活性化させて、ｎ形能助層１４′に変
換する。第２の膜１５は、かかる熱処理においてＧａ
Ａ ｓが分解するのを防ぐために用いられるものである
。この熱処理によりｎ十形能動層およびｎ形能助層とな
るべき層の中のｎ彫工鈍物が拡散するため、ｎ十形能動
層とｎ形能助層とは十分に電気的導通を得る。このため
、ｎ十形能動層に含まれるｎ彫工鈍物としては拡散係数
の大きいもの１例えば硫黄（Ｓ）が望ましい。
助層となるべき層を、そこにイオン注入法により導入さ
れたｎ彫工鈍物を活性化させて、ｎ形能助層１４′に変
換する。第２の膜１５は、かかる熱処理においてＧａ
Ａ ｓが分解するのを防ぐために用いられるものである
。この熱処理によりｎ十形能動層およびｎ形能助層とな
るべき層の中のｎ彫工鈍物が拡散するため、ｎ十形能動
層とｎ形能助層とは十分に電気的導通を得る。このため
、ｎ十形能動層に含まれるｎ彫工鈍物としては拡散係数
の大きいもの１例えば硫黄（Ｓ）が望ましい。
次に、第２図（Ｃ）に示すように異方性ドライエツチン
グを用いて第２の膜１５のｎ形能動層上の少くとも一部
分を除去し、ｎ形能助層を露出させる。
グを用いて第２の膜１５のｎ形能動層上の少くとも一部
分を除去し、ｎ形能助層を露出させる。
この場合、第２の膜１５の除去に異方性エツチングを用
いているので第２図（Ｃ）に示すように第１の膜１３お
よびｎ十形ＧａＡｓ １２の側面に被着された第２の膜
１５は残る。次に、第１の膜および第２の膜を主要なマ
スク材として、ＧａＡｓ中においてｐ彫工鈍物となる例
えばマグネシウム（Ｍｇ）をイオン注入法により、ｎ形
能動層中に導入しｐ＋十形能動層なるべき層１６を形成
する。
いているので第２図（Ｃ）に示すように第１の膜１３お
よびｎ十形ＧａＡｓ １２の側面に被着された第２の膜
１５は残る。次に、第１の膜および第２の膜を主要なマ
スク材として、ＧａＡｓ中においてｐ彫工鈍物となる例
えばマグネシウム（Ｍｇ）をイオン注入法により、ｎ形
能動層中に導入しｐ＋十形能動層なるべき層１６を形成
する。
次に第２図（ｄ）に示すように、第３の膜１７を被着し
例えば７００℃、２０分間の熱処理により、上記のｐ十
形能動層となるべき層中のｐ彫工鈍物を活性化させて、
ｐ十形能動層となるべき層１６をｐ＋十形能動層１６′
かえる。第３の膜１７は第２の膜１５と同種であっても
よいし、異なってもよい。
例えば７００℃、２０分間の熱処理により、上記のｐ十
形能動層となるべき層中のｐ彫工鈍物を活性化させて、
ｐ十形能動層となるべき層１６をｐ＋十形能動層１６′
かえる。第３の膜１７は第２の膜１５と同種であっても
よいし、異なってもよい。
次に、異方性ドライエツチングを用いて第３の膜１７の
ｐ十形能動層上の少くとも一部分を除去しｐ十形能動層
を露出させる。この場合も、第３の膜１７の除去に異方
性エツチングを用いているので、第２図（ｅ）に示すよ
うに第２の膜の側面に被着された第３の膜１７は残る。
ｐ十形能動層上の少くとも一部分を除去しｐ十形能動層
を露出させる。この場合も、第３の膜１７の除去に異方
性エツチングを用いているので、第２図（ｅ）に示すよ
うに第２の膜の側面に被着された第３の膜１７は残る。
従って、次に露出されたｐ十形能動層とオーム性接触を
なしてゲート電極１８を形成し、次に第１の膜１３もし
くは第２の膜１５を除去しゲート電極を挾んで、ｎ十形
能動層とオーム性接触をなすソース電極１９とドレイン
電極２０を形成し接合形電界効果トランジスタが形成さ
れる。本実施例において用いられた第２の膜１５および
第３の膜１７は熱処理時におけるＧ ａ Ａ ｓの分解
を防止する役割と第２の膜１５もしくは第３の膜１７を
異方性エツチングしｐ彫工鈍物を注入する工程もしくは
ゲート電極を形成する工程において、それぞれｎ十形能
動層とｐ十形能動層との、およびｎ形能助層とゲート電
極との接触を防止す゛る役割を有している！本絹ユの発
明の実施例においては、ｎ十形能動層がｐ＋十形能動層
極く近傍すなわち、第２の膜の厚さの距離に位置し、か
つｐ十形能動層とｐ−ｎ接合をなすｎ形能助層と連なっ
ているために接合形電界効果トランジスタの寄生抵抗を
最小にしうるものである。本トランジスタのゲート長は
、一義的には第１の膜の開口部により決まり、その開口
部とｎ十形能動層およびｎ形能助層およびｐ＋十形能動
層が自己整合に位置せしめられているために、半導体装
置の微細化を計り、その性能を向上させるに適した製造
方法を本発明は提供している。
なしてゲート電極１８を形成し、次に第１の膜１３もし
くは第２の膜１５を除去しゲート電極を挾んで、ｎ十形
能動層とオーム性接触をなすソース電極１９とドレイン
電極２０を形成し接合形電界効果トランジスタが形成さ
れる。本実施例において用いられた第２の膜１５および
第３の膜１７は熱処理時におけるＧ ａ Ａ ｓの分解
を防止する役割と第２の膜１５もしくは第３の膜１７を
異方性エツチングしｐ彫工鈍物を注入する工程もしくは
ゲート電極を形成する工程において、それぞれｎ十形能
動層とｐ十形能動層との、およびｎ形能助層とゲート電
極との接触を防止す゛る役割を有している！本絹ユの発
明の実施例においては、ｎ十形能動層がｐ＋十形能動層
極く近傍すなわち、第２の膜の厚さの距離に位置し、か
つｐ十形能動層とｐ−ｎ接合をなすｎ形能助層と連なっ
ているために接合形電界効果トランジスタの寄生抵抗を
最小にしうるものである。本トランジスタのゲート長は
、一義的には第１の膜の開口部により決まり、その開口
部とｎ十形能動層およびｎ形能助層およびｐ＋十形能動
層が自己整合に位置せしめられているために、半導体装
置の微細化を計り、その性能を向上させるに適した製造
方法を本発明は提供している。
上記の実施例の他に、ｎ形能助層とｐ＋十形能動層形成
方法もしくはｎ彫工鈍物ｐ形不純物をイオン注入法によ
り注入する方法は幾通りかある、次に他の実施例を次に
述べる。
方法もしくはｎ彫工鈍物ｐ形不純物をイオン注入法によ
り注入する方法は幾通りかある、次に他の実施例を次に
述べる。
第３図（ａ）、 （ｂ）は本発明の第２の発明の一実施
例を説明するための工程順に示した断面図である。
例を説明するための工程順に示した断面図である。
先ず、第３＋Ｎ（ａ）に示すように半絶縁性ＧａＡｓ１
ｌ上にｎ＋十形 ａ Ａ ｓ層１２を形成しさらに第１
の膜１３を被着した後、第１の膜１３のゲート領域に相
当する部分を除去し、ｎ＋十形 ａ Ａ ｓ層１２を露
出させてからｎ十形Ｇ ａ Ａ ｓ層１２のゲート領域
に相当する部分をを除去する。次に第２の瞑１５として
例えばＳｉ３Ｎ＋を５００人被着し、Ｓｉをイオン注入
する。この時ｎ＋形Ｇ ａ Ａ ｓ層１２とｎ形ＧａＡ
ｓ層となるべき層１４との間は５００人の距離を有する
ことになるはずであるが、イオン注入時に注入不純物が
横方向にも分布すること、および熱処理により各層の不
純物が拡散することによりｎ十形ＧｒＡ ｓ層１２とｎ
形ＧａＡｓ Ｊ９４１４’とは結合する。
ｌ上にｎ＋十形 ａ Ａ ｓ層１２を形成しさらに第１
の膜１３を被着した後、第１の膜１３のゲート領域に相
当する部分を除去し、ｎ＋十形 ａ Ａ ｓ層１２を露
出させてからｎ十形Ｇ ａ Ａ ｓ層１２のゲート領域
に相当する部分をを除去する。次に第２の瞑１５として
例えばＳｉ３Ｎ＋を５００人被着し、Ｓｉをイオン注入
する。この時ｎ＋形Ｇ ａ Ａ ｓ層１２とｎ形ＧａＡ
ｓ層となるべき層１４との間は５００人の距離を有する
ことになるはずであるが、イオン注入時に注入不純物が
横方向にも分布すること、および熱処理により各層の不
純物が拡散することによりｎ十形ＧｒＡ ｓ層１２とｎ
形ＧａＡｓ Ｊ９４１４’とは結合する。
次に、第３図（ｂ）に示すように第３の）摸１７を被着
しＭｇをイオン注入して、熱処理することによりｐ十形
能動層１６′を形成する。さらに、最初の実施例に示す
手順を用いてゲート電極、ソース電られる。なおＧ ａ
Ａ ｓの分解を防ぐ膜をつけた後にイオン注入する本
方法はイオン注入にあたり結晶の方向性を考えた斜め注
入をする必要がなく、注入操作が容易であるという効果
がある。またｐ＋層とｎ＋層との距離は第２および第３
の膜の厚さで決る。本実施例ではソース電極とｐ＋十形
ａ Ａ ｓの間は比抵抗の小さいｎ十形Ｇ ａ Ａ
ｓ層が導入され、かつ両層は第２．および第３の膜厚程
度に接近し説明するための工程順に示した断面図である
。
しＭｇをイオン注入して、熱処理することによりｐ十形
能動層１６′を形成する。さらに、最初の実施例に示す
手順を用いてゲート電極、ソース電られる。なおＧ ａ
Ａ ｓの分解を防ぐ膜をつけた後にイオン注入する本
方法はイオン注入にあたり結晶の方向性を考えた斜め注
入をする必要がなく、注入操作が容易であるという効果
がある。またｐ＋層とｎ＋層との距離は第２および第３
の膜の厚さで決る。本実施例ではソース電極とｐ＋十形
ａ Ａ ｓの間は比抵抗の小さいｎ十形Ｇ ａ Ａ
ｓ層が導入され、かつ両層は第２．および第３の膜厚程
度に接近し説明するための工程順に示した断面図である
。
第４図（ａ）に示すように半絶縁性ＧａＡｓ １１にｎ
＋十形ＧａＡｓ１２を形成し第１の膜１３を被着した後
、ゲート電極を形成すべき領域の第１の膜１３の少くと
も１部を除去し、ｎ十形能動層１２を露出させる。次に
露出されたｎ＋十形動層のゲート領域に相当する部分を
除去した後記２の膜１５を被着する。次に第２の膜を通
してｎ十形Ｇ ａ Ａ ｓ層が除去された領域に３ｉを
イオン注入した後、第３の膜１７を被着して熱処理を行
ない注入さ７また８ｉを活性化させてｎ形能動層１４′
を形成する。次に。
＋十形ＧａＡｓ１２を形成し第１の膜１３を被着した後
、ゲート電極を形成すべき領域の第１の膜１３の少くと
も１部を除去し、ｎ十形能動層１２を露出させる。次に
露出されたｎ＋十形動層のゲート領域に相当する部分を
除去した後記２の膜１５を被着する。次に第２の膜を通
してｎ十形Ｇ ａ Ａ ｓ層が除去された領域に３ｉを
イオン注入した後、第３の膜１７を被着して熱処理を行
ない注入さ７また８ｉを活性化させてｎ形能動層１４′
を形成する。次に。
異方性エツチングを用いて第２の膜１５および第３の膜
１７を除去しで少くともｎ形能助層の一部を露出させた
後、露出されたｎ形能助層を覆って第４の膜２１を被着
させて、第４の膜２１を通して、ｎ形能助層１４′にｐ
彫工鈍物となるイオンをイオン注入法により導入し、熱
処理することによりｐ十形能動層１６′を形成する。以
後の工程は最初の実施例を適用する。
１７を除去しで少くともｎ形能助層の一部を露出させた
後、露出されたｎ形能助層を覆って第４の膜２１を被着
させて、第４の膜２１を通して、ｎ形能助層１４′にｐ
彫工鈍物となるイオンをイオン注入法により導入し、熱
処理することによりｐ十形能動層１６′を形成する。以
後の工程は最初の実施例を適用する。
本実施例に於てもソース電極とｐ十形ＧａＡｓの間には
比抵抗の小さいｎ＋十形ＧａＡｓ層導入されかつｎ＋十
形 ａ Ａ ｓ層とｐ＋十形 ａ Ａ ｓ層は第２と第
３及び第４のの膜厚の和程度に接近している、また１本
実施例でもｎ形イオン注入に先立ち第２の膜が形成され
ているので注入の方向性をえらぶ必要はなくそれに加え
注入前後にＩ； ２．および第３の膜を形成しているの
で、注入の容易性とＧ ａ Ａ ｓの分解を防ぐための
条件設定が容易となる。
比抵抗の小さいｎ＋十形ＧａＡｓ層導入されかつｎ＋十
形 ａ Ａ ｓ層とｐ＋十形 ａ Ａ ｓ層は第２と第
３及び第４のの膜厚の和程度に接近している、また１本
実施例でもｎ形イオン注入に先立ち第２の膜が形成され
ているので注入の方向性をえらぶ必要はなくそれに加え
注入前後にＩ； ２．および第３の膜を形成しているの
で、注入の容易性とＧ ａ Ａ ｓの分解を防ぐための
条件設定が容易となる。
なお、本第３の発明の実施例ではｐ十形Ｇ ａ Ａ ｓ
層の形成にあたり第４の膜形成後、ｐ＋イオン注入、熱
処理工程を実施したがｐ＋イオン注入後第５の膜を付着
させ、その後熱処理を施してｐ＋十形 ａ Ａ ｓ活性
層を形成すれば第４と第５の膜厚を調整することにより
前述したイオン注入とＧａＡｓの分解防止膜の調節がよ
り容易′となる。
層の形成にあたり第４の膜形成後、ｐ＋イオン注入、熱
処理工程を実施したがｐ＋イオン注入後第５の膜を付着
させ、その後熱処理を施してｐ＋十形 ａ Ａ ｓ活性
層を形成すれば第４と第５の膜厚を調整することにより
前述したイオン注入とＧａＡｓの分解防止膜の調節がよ
り容易′となる。
第５図＋８）、 （ｂｌは本発明の第４の発明の一実施
例を説明するための工ｓ１暇に示した断面図である。
例を説明するための工ｓ１暇に示した断面図である。
第５図（ａ） ｉ示すように、先ず半絶縁性ＧａＡｓ１
ｌにｎ＋十形ＧａＡｓ１２を形成し、次いで、第１のｊ
戻１３を被着する。次にゲート電極を形成すべき領域の
第１の膜１３の少なくとも一部を除去し、ｎ十形能動層
１２を露出させる。次に露出されたｎ＋十形動層を除去
した後、第２の膜１５を被着する。
ｌにｎ＋十形ＧａＡｓ１２を形成し、次いで、第１のｊ
戻１３を被着する。次にゲート電極を形成すべき領域の
第１の膜１３の少なくとも一部を除去し、ｎ十形能動層
１２を露出させる。次に露出されたｎ＋十形動層を除去
した後、第２の膜１５を被着する。
次に第２の膜１５を通してｎ＋十形ＧａＡｓ層除去され
た領域に、Ｓｉをイオン注入した後、第３の膜１７を被
着して熱処理を行ない、注入された８ｉを活性化させて
ｎ型能動層１４’を形成する。
た領域に、Ｓｉをイオン注入した後、第３の膜１７を被
着して熱処理を行ない、注入された８ｉを活性化させて
ｎ型能動層１４’を形成する。
次に第５図（ｂ）に示すように、異方性エツチングを用
いて、第２の膜１５および第３の膜１７を除去して、少
くともｎ型能動層の一部を露出させた後、ｎ形能動電１
４′に、前記の半絶縁性化合物半導体中においてｐ彫工
鈍物となるイオン、例えばＭｇをイオン注入法により導
入し、次に第４の膜を被着した後、熱処理を行い、前記
のイオン注入されたｐ型不純物を活性化させて、ｐ中型
の能動層１６′を形成する。以後の工程は第１の発明の
実施例と同じ工程によりゲート電極並びにソース・ドレ
イン電極をそれぞれ形成する。
いて、第２の膜１５および第３の膜１７を除去して、少
くともｎ型能動層の一部を露出させた後、ｎ形能動電１
４′に、前記の半絶縁性化合物半導体中においてｐ彫工
鈍物となるイオン、例えばＭｇをイオン注入法により導
入し、次に第４の膜を被着した後、熱処理を行い、前記
のイオン注入されたｐ型不純物を活性化させて、ｐ中型
の能動層１６′を形成する。以後の工程は第１の発明の
実施例と同じ工程によりゲート電極並びにソース・ドレ
イン電極をそれぞれ形成する。
以上の工程により形成された接台形・−弁効果トランジ
スタに於てもソース電極とｐ十形Ｇ ａ Ａ ｓ層の間
には比抵抗の小さいｎ＋形Ｇ ａ Ａ ｓ層が導入され
、かつｎ十形Ｇ ａ Ａ ｓ層とｐ＋形Ｇ ａ Ａ ｓ
層は第２と第３の膜の和程度に接近して形成されている
ので、寄生抵抗を最小にしうるものである。またｎ形イ
オン注入にあたっては第２の膜を通して注入するので注
入の方向性の問題はなくまたｐ中層の注入にあたっては
第２の膜第３の膜を除去した後行っているのでｎ生能助
層とｐ生能助層及びｎ形能動電とゲート電極はこの２つ
の膜の膜厚の和程度で分離されることになる。
スタに於てもソース電極とｐ十形Ｇ ａ Ａ ｓ層の間
には比抵抗の小さいｎ＋形Ｇ ａ Ａ ｓ層が導入され
、かつｎ十形Ｇ ａ Ａ ｓ層とｐ＋形Ｇ ａ Ａ ｓ
層は第２と第３の膜の和程度に接近して形成されている
ので、寄生抵抗を最小にしうるものである。またｎ形イ
オン注入にあたっては第２の膜を通して注入するので注
入の方向性の問題はなくまたｐ中層の注入にあたっては
第２の膜第３の膜を除去した後行っているのでｎ生能助
層とｐ生能助層及びｎ形能動電とゲート電極はこの２つ
の膜の膜厚の和程度で分離されることになる。
以上説明したとおり、本発明によればｎ生型導電層の端
を自己整合方法によりｐ−ｎ接合の一方のｐ中型導電層
にほとんど究極なまでに接近させることができ、これに
より寄生抵抗を最小にした半導体装置を製造することが
できる、
を自己整合方法によりｐ−ｎ接合の一方のｐ中型導電層
にほとんど究極なまでに接近させることができ、これに
より寄生抵抗を最小にした半導体装置を製造することが
できる、
第１図は従来方法により形成された接合型電界効果トラ
ンジスタの一例の断面図、第２図（ａＪ〜（ｅ）は本発
明の第１の発明の一実施例を説明するための工程順に示
した断面図、第３図（ａ）、 （ｂ）乃至第５図（ａ）
、 （ｂ）はそれぞれ本発明の第２乃至第４の発明の一
実施例を説明するための工程順に示した断面図である。 １・・・・・・半絶縁性ＧａＡｓ、２・・・・・・ｎ形
ＧａＡｓ、３・・・・・・ｐ十形ＧａＡｓ、４・・・・
・・ゲート電極、５・・・・・・絶縁膜、６・・・・・
・ソース電極、７・・・・・・ドレイン電極。 １１・・・・・・半絶縁性ＧａＡｓ 、１２・・・“・
・ｎ＋形形能動電１３・・・・・第１の膜、１４・・・
・・−ｎ形能ｅＪＷとなるべき層、１４′・・・・・・
ｎ形能動電、１５・・・・・・第２の膜。 １６・・・・・・ｐ十形能動層となるべき層、１６′・
・・・・・ｐ形能動電、１７・・・・・・紺３の膜、１
８・・・・・・ゲート電極、１９・・・・・・ソース電
極、２０・・・・・・ドレインｉｓ、２１・・・・・・
第４の）戻。 □□に−
ンジスタの一例の断面図、第２図（ａＪ〜（ｅ）は本発
明の第１の発明の一実施例を説明するための工程順に示
した断面図、第３図（ａ）、 （ｂ）乃至第５図（ａ）
、 （ｂ）はそれぞれ本発明の第２乃至第４の発明の一
実施例を説明するための工程順に示した断面図である。 １・・・・・・半絶縁性ＧａＡｓ、２・・・・・・ｎ形
ＧａＡｓ、３・・・・・・ｐ十形ＧａＡｓ、４・・・・
・・ゲート電極、５・・・・・・絶縁膜、６・・・・・
・ソース電極、７・・・・・・ドレイン電極。 １１・・・・・・半絶縁性ＧａＡｓ 、１２・・・“・
・ｎ＋形形能動電１３・・・・・第１の膜、１４・・・
・・−ｎ形能ｅＪＷとなるべき層、１４′・・・・・・
ｎ形能動電、１５・・・・・・第２の膜。 １６・・・・・・ｐ十形能動層となるべき層、１６′・
・・・・・ｐ形能動電、１７・・・・・・紺３の膜、１
８・・・・・・ゲート電極、１９・・・・・・ソース電
極、２０・・・・・・ドレインｉｓ、２１・・・・・・
第４の）戻。 □□に−
Claims (5)
- （１） 半絶縁性化合物半導体にｎ＋十形動ノーを形成
する工程と、該ｎ十形能動層に第１の膜を被着する工程
と、該第１のＪ摸の一部を除去し前記ｎ十形能動層を露
出させる工程と、該露出された領域のｎ十形能動層の少
くとも大部分を除去する工程と、前記の半絶縁性化合物
半導体中において、ｎ彫工鈍物となるイオンをイオン注
入法により前記のｎ＋形能動〜の除去された領域に導入
する工程と、第２の膜を被着し熱処理により前記の注入
されたｎ彫工鈍物を活性化させてｎ形能’、ＡＪＪＭを
形成する工程と、前記第２の膜を異方性エツチング法に
よりｎ形能ＭＪｒ 層の少くとも一部を露出させる工程
と、゛該露出されたｎ形能動層に前記の半絶縁性化合物
半導体中においてｐ彫工鈍物となるイオンをイオン注入
法により導入する工程と、第３の膜を被着し熱処理によ
り前記のイオン注入されたｐ彫工鈍物を活性化させてｐ
十形能動層を形成する工程と、前記第３の膜を異方性エ
ツチング法により除去しｐ＋十形能動層少くとも一部を
露出させる工程と、該露出されたｐ十形能動層とオーム
性接触をなして第１の電極を形成する工・囚と、前記の
第１の膜もしくは第２の膜もしくは第３の膜の一部を除
去しｎ十形能動層を露出させ該露出されたｎ十形能動層
とオーム性接触をなして少くとも１つ以上の第２の電極
を設ける工程とを會むことを特徴とする半導体装置の製
造方法。 - （２）半絶縁性化合物半導体にｎ十形能動層を形成する
工程と、該ｎ十形能動層に第１の膜を被着する工程と、
該第１の膜の一部を除去しｎ十形能動層を露出させる工
程と、該露出された領域のｎ十形能動層の少くとも大部
分を除去する工程と、第２の膜を被着し前記の半絶縁性
化合物半導体中においてｎ彫工鈍物となるイオンをイオ
ン注入法により第２の膜を通して前記のｎ十形能動層の
除去された領域に導入する工程と、熱処理により前記の
注入されたｎ彫工鈍物を活性化させｎ形能動層を形成す
る工程と、第３の膜を被着し前記の半絶縁性化合物中に
おいてｐ彫工鈍物となるイオンをイオン注入法により第
２の膜および第３の膜を通して前記のｎ形能動層中に導
入する工程と、熱処理により前記の注入されたｐ彫工鈍
物を活性化させｎ十形能動層を形成する工程と、前記の
第２の膜および第３の膜の一部を異方性エツチング法に
より除去して前記のｐ＋形能＠層の少（とも一部を露出
させ該露出されたｎ十形能動層とオーム性接触をなして
第１の電極を形成する工程と、前記の第１の膜もしくは
第２の膜もしくは第３の膜の一部を除去しｎ十形能動層
を露出させ該露出されたｎ十形能動層とオーム性接触を
なして少くとも１つ以上の第２の電極を設ける工程とを
含むことを特徴とする半導体装置の製造方法。 - （３）半絶縁性化合物半導体にｎ十形能動層を形成する
工程と、該ｎ十形能動層に第１の膜を被着する工程と、
該第１の膜の一部を除去しｎ十形能動層を露出させる工
程と、該露出された領域のｎ十形能動層の少くとも大部
分を除去する工程と％第２の膜を被着し前記の半絶縁性
化合物半導体中においてｎ彫工鈍物となるイオンをイオ
ン注入法により第２の膜を通して前記のｎ十形能動層の
除去された領域に導入する工程と、第３の膜を被着し熱
処理により前記のイオン注入されたｎ彫工鈍物を活性化
さぜｎ形能動層を形成する工程と、該第２の膜および第
３の膜を異方性エツチングによりｎ形能動層の少くとも
一部を露出させる工程と、該露出されたｎ形能動層を覆
って第４のｊ換を被着する工程と、該第４の膜を通して
第４の膜が被着されたｎ形能動層に前記の半絶縁性化合
物半導体中においてｐ彫工鈍物となるイオンをイオン注
入法により導入する工程と、熱処理により前記のイオン
注入されたｐ彫工鈍物を活性化させてｎ十形能動層を形
成する工程と、該第４の膜の一部を異方性エツチング法
により除去して前記のｎ十形能動層の少くとも一部を露
出させ該露出されたｐ＋形能ｉＩＩ層とオーム性接触を
なして第１の電極を形成する工程と、前記の第１の膜も
しくは第２の膜もしくは第３の膜もしくは第４の膜の一
部を除去しｎ十形能動層を露出させ該露出されたｎ十形
能動層とオーム性接触をなして少くとも１つ以上の第２
の電極を設ける工程とを含むことを特徴とＪ−る半導体
装置の製造方法。 - （４）熱処理により、イオン注入されたｐ彫工劉物を活
性化させてｎ十形能動層を形成させる工程が％ ｐ＋イ
オン注入後第５の膜を被着した後熱処理し、熱処理した
後第５の膜を除去することを特徴とする特許請求の範囲
第（３）項記載の半導体装置の製造方法。 - （５）半絶縁性化合物半導体にｎ十形能動層を形成する
工程と、該ｎ十形能動層にＶｌの膜を被着する工程と、
該第１の）漠の一部を除去しｎ十形能動層を露出させる
工程と、該露出された領域のｎ十形能動層の少くとも大
部分を除去する工程と、第２の膜を被着し前記の半絶縁
性化合物半導体中においてｎ彫工鈍物となるイオンをイ
オン注入法により第２のＪｊＡを通して前記のｎ十形能
動層の除去された領域に導入する工程と、第３の膜を被
着し熱処理により前記のイオン注入されたｎ彫工鈍物を
活性化させｎ形能動層を形成する工程と、該第２の膜お
よび第３の膜を異方性エツチングによりｎ形能動層の少
くとも一部を露出させる工程と、該ｎ形能動層に前記の
半絶縁性化合物半導体中においてｐ彫工鈍物となるイオ
ンをイオン注入法により導入する工程と、第４の膜を被
着して熱処理により前記のイオン注入されたｐ彫工鈍物
を活性化させてｎ十形能動層を形成する工程と、該第４
の膜の一部を異方性エツチングにより除去して前記のｎ
十形能動層の少くとも一部を露出させ、該露出されたｎ
十形能動層とオーム性接触をなして第１の電極を形成す
る工程と、前記の第１の膜もしくは第２の膜もしくは第
３の膜もしくは第４の膜の一部を除去しｎ十形能動層を
露出させ、該露出されたｎ十形能動層とオーム性接触を
なして少くとも１つ以上の第２の電極を設ける工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10866883A JPS60777A (ja) | 1983-06-17 | 1983-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10866883A JPS60777A (ja) | 1983-06-17 | 1983-06-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60777A true JPS60777A (ja) | 1985-01-05 |
Family
ID=14490647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10866883A Pending JPS60777A (ja) | 1983-06-17 | 1983-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60777A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4732343A (en) * | 1986-05-30 | 1988-03-22 | Ryobi Ltd. | Handle attaching screw assembly for a fishing reel |
| US5690289A (en) * | 1993-09-08 | 1997-11-25 | Daiwa Seiko, Inc. | Handle mounting structure in fishing reel |
-
1983
- 1983-06-17 JP JP10866883A patent/JPS60777A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4732343A (en) * | 1986-05-30 | 1988-03-22 | Ryobi Ltd. | Handle attaching screw assembly for a fishing reel |
| US5690289A (en) * | 1993-09-08 | 1997-11-25 | Daiwa Seiko, Inc. | Handle mounting structure in fishing reel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3909320A (en) | Method for forming MOS structure using double diffusion | |
| EP0332217B1 (en) | A thin-film transistor operable at high voltage and a method for manufacturing the same | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| CA1124408A (en) | Method of producing a metal-semiconductor field-effect transistor | |
| KR100311168B1 (ko) | N형헤테로구조절연게이트전계효과트랜지스터와그제조방법 | |
| US4712291A (en) | Process of fabricating TiW/Si self-aligned gate for GaAs MESFETs | |
| JPS60777A (ja) | 半導体装置の製造方法 | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS594083A (ja) | 半導体装置の製造方法 | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0239091B2 (ja) | ||
| JP2988067B2 (ja) | 絶縁型電界効果トランジスタの製造方法 | |
| JP2728427B2 (ja) | 電界効果型トランジスタとその製法 | |
| JP3164042B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0824132B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61222176A (ja) | シヨツトキゲ−ト電界効果トランジスタ及びその製造方法 | |
| JPS60779A (ja) | 半導体装置の製造方法 | |
| JPH0257340B2 (ja) | ||
| JP2771553B2 (ja) | 半導体素子の製造方法 | |
| JPS6018970A (ja) | 半導体装置の製造方法 | |
| JPH0439773B2 (ja) | ||
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH0428246A (ja) | 半導体装置およびその製造方法 | |
| JPH0810704B2 (ja) | 半導体装置の製造方法 |